• 한국멀티미디어학회논문지
• /
• 제4권5호
• /
• pp.406-413
• /
• 2001

일반 적인 고속 블록정합 알고리즘들은 현재 프레임의 탐색 블록과 참조 프레임의 탐색영역 내의 블록간 MAD(Mean Absolute Distance)를 비교하기 때문에 탐색점 수만큼 MAD를 구해야 하는 단점이 있다. 이와 같은 고속 블록정합 알고리즘들의 단점을 해결하기 위해 "이웃한 화소는 서로 간에 거의 같은 값을 지니고 있다"라는 특성을 이용한 MMAD 연산법에 의한 고속 DS알고리즘을 제안하였다. 본 논문에서는 각 탐색 단계별로 새로운 탐색점의 MAD를 산출하는 기존의 MAD 연산법을 탈피하고, 이전 단계에서 연산된 MAD를 MMAD 연산법에 의해 현재의 탐색점의 MAD로 사용하기 때문에 불필요한 탐색점의 블록간 MAD 연산을 없앨 수 있었다. 움직임 추정 오차는 기존 고속 블록정합 알고리즘과 비교했을 때 비슷한 성능을 나타내었고, 총 연산량은 2F$N_2$Ep만큼 크게 줄어들었다. 크게 줄어들었다.

• 한국멀티미디어학회논문지
• /
• 제16권12호
• /
• pp.1413-1426
• /
• 2013

RFID 기술은 공급망 관리를 위한 산업에 광범위하게 채택되어 사용되고 있다. 제품이 생산될 때 각 제품에 RFID 태그가 부착되며, 공장, 배급자, 소매상 및 소비자 사이에서의 공급망 관리를 위해 제품의 소유권 이전이 주의 있게 처리되어야 한다. 이와 같이 RFID 기술을 사용하여 각 제품을 식별하고 제품의 공급과정을 효율적으로 처리하기 위해 안전하고 효율적인 RFID 소유권 이전 프로토콜이 중요한 이슈이다. 이미 많은 소유권 이전 프로토콜이 제안되었다. 이들 프로토콜들은 보안 상의 문제를 가지고 있으며, 대부분의 프로토콜은 암호화 연산 및 해시함수 같은 복잡한 연산을 사용한다. Lo 등은 간단한 연산들(시프트, 덧셈, XOR 연산 및 난수 생성)을 사용한 프로토콜을 제시하였다[1]. 하지만, 이 프로토콜은 태그와 새 소유주가 공유하는 비밀키를 공격자가 획득할 수 있는 문제점과 Fraud 공격에 취약하다[2]. 본 논문에서는 Lo 등이 제시한 프로토콜을 수정하여 간단한 연산들(시프트, 덧셈 연산 및 난수 생성)을 사용하여 보안 공격에 안전한 새로운 프로토콜을 제시한다.

• 한국정보통신학회논문지
• /
• 제21권3호
• /
• pp.594-600
• /
• 2017

본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 부호기를 위한 전역탐색 기반의 움직임추정 알고리즘과 이에 적합한 하드웨어 구조를 제안한다. HEVC 화면 간 예측에서의 움직임추정은 시간적 중복성을 제거하기 위하여 보간 된 참조 픽쳐에서 현재 PU와 상관도가 높은 예측 블록을 탐색하는 과정으로 전역탐색 알고리즘과 고속탐색 알고리즘을 이용한다. 전역 탐색 기법은 주어진 탐색 영역내의 모든 후보 블록에 대하여 움직임을 예측하기 때문에 최적의 결과를 보장하지만 연산량 및 연산시간이 많은 단점을 지닌다. 그러므로 본 논문에서는 Inter Prediction의 연산량 및 연산시간을 줄이기 위해 전역탐색에서 SAD연산을 재사용하여 연산복잡도를 줄이는 새로운 알고리즘을 제안하고 이에 적합한 하드웨어 구조를 제안한다. 제안된 알고리즘은 HEVC 표준 소프트웨어 HM16.12에 적용하여 검증한 결과 기존 전역탐색 알고리즘보다 연산시간은 61%, BDBitrate는 11.81% 감소하였고, BDPSNR은 약 0.5% 증가하였다. 또한 하드웨어설계 결과 최대 동작주파수는 255 Mhz, 총 게이트 수는 65.1K 이다.

• 한국통신학회논문지
• /
• 제28권7A호
• /
• pp.547-556
• /
• 2003

본 논문에서는 저 면적 타원곡선 암호프로세서를 위한 GF(2$^{m}$ )상의 새로운 산술 연산기를 제안한다. 제안된 연산기는 바이너리 확장 최대공약수 알고리즘과 MSB(Most Significant Bit) 우선 곱셈 알고리즘으로부터 하드웨어 공유를 통하여 LFSR(Linear Feed Back Shft Register)구조로 설계되었으며, 나눗셈 및 곱셈 모두를 수행 할 수 있다. 즉 나눗셈 모드에서 2m-1 클락 사이클 지연 후 나눗셈의 결과를 출력하며, 곱셈 모드에서 m 클락 사이클 지연 후 곱셈 결과를 각각 출력한다. 본 논문에서 제안된 연산기를 기존의 나눗셈기들과 비교 분석한 결과 적은 트랜지스터의 사용으로 계산 지연시간을 감소 시켰다. 또한 제안된 연산기는 기약다항식의 선택에 어떠한 제약도 두지 않을 뿐 아니라 매우 규칙적이고 묘듈화 하기 쉽기 때문에 필드 크기 m 에 대하여 높은 확장성 및 유연성을 제공한다 따라서, 본 연구에서 제안된 산술 연산기는 타원곡선 암호프로세서의 나눗셈 및 곱셈 연산기로 사용될 수 있다. 특히 스마트 카드나 무선통신기기와 같은 저 면적을 요구하는 응용들에 매우 적합하다.

• 한국지능시스템학회논문지
• /
• 제14권4호
• /
• pp.418-423
• /
• 2004

블록 정합 움직임 추정 알고리즘은 국제 표준인 MPEG, H.26x등 대부분의 표준 비디오 압축 기법에 채택되어 시간적 중복성을 제거하여 압축률을 높이는 핵심적인 기술로 사용되고 있다. 이러한 블록 정합 알고리즘 중 전역 탐색은 탐색영역이 증가하는 경우 막대한 양의 연산이 필요하다는 단점을 갖고 있다. 반면에 고속 탐색 및 이진 연산 알고리즘은 전역 탐색보다 연산량과 속도는 개선할 수 있지만, 성능이 크게 떨어지는 단점을 가지고 있다. 따라서 본 논문에서는 하드웨어 구현이 용이하고 움직임 추정을 고속으로 수행 할 수 있는 새로운 BCBM(Bit Converted Boolean Matching)알고리즘을 제안한다. BCBM 알고리즘은 움직임 추정 시 필요한 연산을 이진 연산으로만 수행하면서 전역 탐색에 근접한 성능을 나타낸다. 움직임 추정 성능은 CIF 포맷의 영상 100프레임을 이용하여 분석하였다. BCBM 알고리즘의 PSNR 성능은 전역 탐색 알고리즘보다 약 0.08㏈ 떨어지지만, 고속 탐색 알고리즘 및 기존의 이진 연산 알고리즘 보다 0.96∼2.02㏈ 정도 우수함을 실험을 통해 확인하였다.

• 한국통신학회논문지
• /
• 제38A권1호
• /
• pp.10-18
• /
• 2013

최근 고정된 연산량을 가지므로 하드웨어 구현이 용이한 고정연산량 (fixed-complexity) lattice reduction (fcLR) 기법이 제안되었다. 또한 한 개의 레이어에는 모든 성상점을 시도하여 높은 오류성능을 달성하는 QR-LRL (QR분해-least reliable layer) 신호검출기법이 제안되었다. 본 논문에서는 이 두 가지 기법을 결합하여 연산량은 고정되고 오류성능은 더욱 우수한 신호검출기법을 제안한다. QR-LRL에서와 같이 가장 신뢰도가 낮은 레이어 LRL을 제외한 후 LR을 수행하게 되면 LR의 연산복잡도가 크게 감소함을 보인다. 결과적으로 연산복잡도와 오류성능 관점에서 모두 제안된 방식이 기존 fcLR 기반 신호검출기법보다 우수한 성능을 달성한다. 모의실험을 통해 제안된 기법이 기존 기법에 비해 고정연산량 및 오류성능 관점에서 동시에 우수함을 보인다.

• 전기전자학회논문지
• /
• 제17권4호
• /
• pp.418-427
• /
• 2013

본 논문에서는 H.264/AVC 비디오 코덱용 디블록킹 필터의 병렬 알고리즘을 제안한다. 디블록킹 필터는 BS(boundary strength)에 따라 다른 필터 연산을 수행하며, 각 필터 연산은 다양한 조건 연산을 필요로 한다. 또한 각 경계면의 연산 순서가 정해져 있기 때문에 병렬 처리가 쉽지 않다. 본 논문에서 제안하는 디블록킹 필터 알고리즘은 최근에 소개된 1-D CGRA (coarse grained reconfigurable architecture)인 PRAGRAM (pipelined reconfigurable arrays with assistant manager groups)에서 처리된다. 디블록킹 필터 연산은 PRAGRAM의 단방향 파이프라인 PE 배열 구조를 이용하여 각 필터 연산을 고속으로 수행하고, dynamic reconfiguration 및 conditional reconfiguration을 이용하여 필터 선택과 조건 연산을 효율적으로 처리한다. 디블록킹 필터의 병렬 알고리즘은 매크로블록 당 225 사이클을 소요한다. 이는 동작주파수 150 MHz에서 full HD급 영상을 처리할 수 있는 성능이다.

• 한국정보처리학회논문지
• /
• 제6권6호
• /
• pp.1419-1432
• /
• 1999

문서관리시스템은 문헌 정보들에 대한 정보 검색 및 관리를 효율적으로 지원하기 위한 시스템이다. 이러한 문서관리시스템은 하나의 테이블만으로 정보들을 관리하기 때문에 기존 데이터 관리 시스템에서 사용되는 조인 연산과 뷰 연산 등 많은 비용이 소요되는 연산을 제공할 필요가 없다. 더불어 문서관리시스템은 기존 데이터베이스관리시스템에서는 제공되지 않았던 새로운 연산이 요구된다. 본 논문은 문서관리시스템에서 자료의 구조 정의, 처리 등을 표현할 수 있는 효과적인 데이터 언어를 정의한다. 특히 문서 검색에 필요한 Ranking 연산, Proximity 연산을 제공하도록 정의하고, 정의된 데이터 언어로 작성된 질의를 효율적으로 처리하기 위한 질의 처리기를 설계하고 구현한다. 구현된 문서관리시스템을 위한 질의처리기는 기존 관계형 데이터베이스 관리 시스템의 질의 처리기를 문서관리시스템의 질의 처리기로 사용할 때 나타나는 성능저하 문제점을 해결할 뿐만 아니라 문서관리시스템에서 필요로 하는 새로운 연산을 제공한다.

• 한국산학기술학회논문지
• /
• 제16권8호
• /
• pp.5579-5585
• /
• 2015

FFT(Fast Fourier Transform)는 DIT(Decimation -In-Time)와 DIF(Decimation-In-Frequency) 방식이 주로 사용되고 있다. DIF 방식은 Radix-2/4/8 등의 다양한 구조와 그 구현 방법이 개발되어 사용되고 있는데 반하여 DIT 방식은 순차적인 출력을 낼 수 있는 장점이 있음에도 불구하고 다양한 구조와 그 구현방법이 연구되지 못하였다. 이 논문에서는 순차적인 출력을 낼 수 있는 DIT Radix-8 FFT용 나비연산기 구조를 제안한다. 또한 기존에 주로 사용되어 온 Radix-2나 Radix-4 구조는 스테이지 수가 많아 연산지연시간이 길어지는 단점이 있다. 제안구조는 Radix-8의 알고리즘을 사용하였으므로 연산지연이 상대적으로 짧으며, 특히 큰 point의 FFT 구조의 경우에 스테이지의 수가 작아지는 장점을 갖는다. 제안구조의 나비연산기를 사용하여 4096-point FFT를 설계할 경우에, 4096개의 출력이 순서대로 출력되는 장점뿐 아니라 4개의 스테이지로 구성되므로 Radix-2를 사용하는 12 스테이지보다 연산지연이 짧은 장점을 갖는다. 따라서 제안 구조는 순차적인 출력과 짧은 연산지연을 요구하는 OFDM용 반도체 칩의 FFT 블록에 사용될 수 있다.

• 한국컴퓨터정보학회논문지
• /
• 제12권3호
• /
• pp.37-50
• /
• 2007

본 논문에서는 캐리전파가 없어 고속연산이 가능한 잉여 수 체계(Residue Number System)를 이용하여 생산자동화 시스템에서 실시간 물체인식을 위한 고속의 디지털 뉴런 프로세서를 제안하고 이를 구현하기 위한 중요연산부인 PE를 설계 및 구현하였다. 설계된 디지털 뉴런프로세서는 잉여수계를 이용한 MAC(Multiplier and Accumulator)연산기와 혼합계수 변환을 이용한 시그모이드 함수 연산부로 구성된다. 설계된 회로는 C언어 및 VHDL로 기술하였고 Compass툴로 합성하였으며 LG $0.8{\mu}m$ CMOS공정으로 설계되었다. 실험결과 본 논문에서 설계 및 구현한 디지털 뉴런프로세서는 기존 방식의 잉여수계를 이용한 연산기 및 실수연산기로 구현한 뉴런프로세서에 비하여 3배 이상의 연산속도와 약 50%정도 하드웨어 크기를 줄일 수 있었다. 본 논문에서 설계 및 구현한 디지털 뉴런프로세서는 실시간 처리를 요하는 생산자동화 시스템의 물체인식 시스템에 적용될 수 있을 것으로 기대된다.