• Title/Summary/Keyword: 연산

Search Result 8,551, Processing Time 0.045 seconds

Reputation-based Result-Certification Mechanism in Decentralized P2P Grid Computing Environment (분산형 P2P 그리드 컴퓨팅 환경에서 평판도 기반 연산 결과 검사 기법)

  • Koo Soo-Jin;Park Hark-Soo;Choi Jang-Won;Byun Eun-Joung;Gil Joon-Min;Hwang Chong-Sun
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2006.06a
    • /
    • pp.433-435
    • /
    • 2006
  • P2P 그리드 컴퓨팅 환경에서 자원제공자가 수행한 연산 결과의 정확성을 보장하는 것은 중요한 고려사항이다. 기존의 연산 결과 검사에 대한 연구들은 중앙 서버가 연산 결과를 관리하는 중앙집중형 환경에서 이루어졌다. 그러나 중앙집중형 환경에서 중앙 서버의 부하로 인한 확장성 문제로 최근에는 분산형 환경에서 많은 연구가 진행 중이나 연산 결과 검사에 대한 연구는 없는 실정이다. 게다가 분산형 환경은 연산 결과를 관리하는 중앙 서버의 부재로 연산 결과를 신뢰하기 어렵고, 또한 검사하기도 어렵다. 이에 본 논문에서는 분산형 P2P 그리드 컴퓨팅 환경에서 자원제공자의 평판도 기반연산 결과 검사 기법을 제안한다. 제안 기법은 자원제공자의 가용성과 평판도를 기반으로 작업 트리를 구성한 후, 트리의 단계별 특징에 따라 차별화 된 연산 결과 검사와 스케줄링을 수행하여, 기존 연산 결과 검사 기법을 분산형 환경에 그대로 적용할 때보다 연산 결과의 정확성은 보장하면서 연산 결과 검사로 인한 부하는 감소시킨다.

  • PDF

An Analysis of Mastering Concept and Connection with Operations in Natural Number and Fraction in Elementary School Mathematics (초등 수학에서 자연수와 분수의 사칙연산에 대한 개념 익히기 및 연산 사이의 연결 분석)

  • Roh, Eun Hwan;Jeong, Sang Tae;Kim, Min Jeong
    • Journal of Elementary Mathematics Education in Korea
    • /
    • v.19 no.4
    • /
    • pp.563-588
    • /
    • 2015
  • In elementary school, didactical transposition is inevitable due to several reasons. In mathematics, addition and multiplication are taught as binary operations, subtraction and division are taught as unary operations. But in elementary school, we try to teach all the four operations as binary operations by didactical transposition. In 'Mastering' the concepts of the four operations, the way of concept introduction is dealt importantantly. So it is different from understanding the four operations. In this study, we analyzed the four operations of natural numbers and fractions from two perspectives: concept understanding (how to introduce concepts and how to choose an operation) and connection between the operations. As a result, following implications were obtained. In division of fractions, students attempted a connection with multiplication of fractions right away without choosing an operation, based on the situation. Also, to understand division of fractions itself, integrate division of fractions presented from the second semester of the fifth grade to the first semester of the sixth grade are needed. In addition, this result can be useful in the future textbook development.

A Fast Exponentiation Algorithm Using a Window Method and a Factoring Method (윈도우 방법과 인수분해 방법을 혼합한 빠른 멱승 알고리즘)

  • 박희진;박근수;조유근
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2000.10a
    • /
    • pp.539-541
    • /
    • 2000
  • 윈도우 방법과 인수분해 방법을 혼합 적용하면 멱승 연산에 사용되는 곱셈 연산의 횟수를 줄임으로써 멱승 연산을 빠르게 수행할 수 있다. 지수가 512비트일 때 윈도우의 크가 5인 윈도우 방법은 607번 정도의 곱셈 연산을 필요로 하는데 반해 윈도우와 인수분해 방법을 혼합한 방법은 599번 정도의 곱셈 연산을 필요로 한다. 이는 현실적으로 가능한 멱승 연산 중에서 가장 적은 수의 곱셈 연산을 요구하는 방법이다.

  • PDF

고속 암호연산 프로세서 개발현황

  • 주학수;주홍돈;김승주
    • Review of KIISC
    • /
    • v.12 no.3
    • /
    • pp.48-56
    • /
    • 2002
  • 전자상거래의 트래픽이 엄청나게 증가하고 많은 사용자들이 안전한 온라인 거래를 요구함에 따라 고속 암호연산 프로세서의 필요성은 증대되고 있다. 고속 암호연산 프로세서란 복잡한 연산이 많은 암호방식의 연산 속도를 가속시키기 위한 보조프로세서이다. 본 고에서는 암호 사업분야 중 고속 암호연산 프로세서의 필요성을 알아보고 국내·외제품들을 분류한 뒤 프로세서들의 기능, 성능비교 및 안전성을 위주로 조사·분석하였다. 또한 고속 암호연산 프로세서의 전망 및 발전방향을 알아보고 프로세서가 사용되는 SSL가속기, IPSec가속기, HSM, 스마트카드 제품들의 성능을 위주로 소개하기로 한다.

Adaptive Genetic Algorithm with Reinforcement Learning (강화학습을 사용한 적응적 진화연산)

  • 이승준;장병탁
    • Proceedings of the Korean Institute of Intelligent Systems Conference
    • /
    • 2002.12a
    • /
    • pp.391-394
    • /
    • 2002
  • 진화 연산(Genetic Algorithm)은 최적화 분야에서 사용되는 강력하면서도 일반적인 방법이다. 이러한 진화 연산의 일반성은 진화 연산에서 사용되는 기본 연산자들이 문제에 대한 정보를 필요로 하지 않는 것에 기인하고 있기에, 실제 구현시에는 여러 파라미터들을 문제에 맞게 정해 줌으로써 성능 향상을 죄할 수 있다. 이러한 파라미터의 조절은 보통 시행착오를 거쳐 행해지나, 실행시에 동적으로 파라미터를 학습하는 적응적 진화 연산도 연구되어 왔다. 본 논문에서는 진화 연산에서의 파라미터 학습 과정을 강화 학습 과정으로 공식화하고 강화 학습을 사용한 적응적 진화 연산 구현을 제안한다.

Algorithm for Timing Optimization Using Module Placement in Arithmetic Circuits (연산 회로에서의 모듈 배치를 통한 지연시간 최적화 알고리즘)

  • 김동현;김태환
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2004.10a
    • /
    • pp.538-540
    • /
    • 2004
  • 본 연구는 컴퓨터 연산을 위한 하드웨어 설계에서 고성능 연산에 사용되는 케리-세이브 가산기 (Carry-save adder) 합성에 관한 연구이다. 기존의 연구에서는, 연산 합성 문제와 합성된 연산의 배치 문제를 두개의 연속된 독립된 두개의 문제로 간주하고 풀었지만, 본 연구에서는 연산 합성 과정에서 연산 배치를 고려한 통합된 방법을 제시하여 전체적인 최적화된 결과를 얻었다. 연결선 상에서의 전력 소모나 지연시간이 점점 더 중요해지는 시스템-온-칩 (system-on-chip) 설계에서 본 연구의 통합적인 설계 방법은 매우 긴요하며 앞으로 효과적으로 이용될 수 있을 것이다.

  • PDF

A Construction of the Improved Hardware Arithmetic Operation Unit (개선된 하드웨어 산술연산기 구성)

  • Park, Chun-Myoung
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2015.10a
    • /
    • pp.1023-1024
    • /
    • 2015
  • This paper propose the method of constructing the improved hardware arithmetic operation unit over galois fields. The proposed the hardware arithmetic operation unit have advantage which is more regularity and extensibility compare with earlier method. Also it is able to apply to any multimedia hardware which is the basic arithmetic operation unit. For the future we will research the processor which is the processing arithmetic and logical operation.

  • PDF

A Study on Construction the Highly Efficiency Arithmetic Operation Unit Systems (고효율 산술연산기시스템 구성에 관한 연구)

  • Park, Chun-Myoung
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • v.9 no.2
    • /
    • pp.856-859
    • /
    • 2005
  • This paper presents a method of constructing the highly efficiency arithmetic operation unit systems(AOUS) based on fields. The proposed AOUS is more regularity and extensibility than previous methods. Also, the proposed AOUS be able to apply basic multimedia hardware. The future research is demanded to more compact and advanced arithmetic operation algorithm.

  • PDF

The Reconfigurable Processor Design of DCT/DWT (재구성 가능한 DCT/DWT 프로세서 설계)

  • Kim, Young-Jin;Lee, Hyon-Soo
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.07a
    • /
    • pp.730-732
    • /
    • 2005
  • 최근 이미지 압축, 워터마킹 또는 스케일러블 비디오 코딩 분야에서 DCT와 DWT 연산을 선택적으로 사용하거나, 혼합하여 사용하는 경우가 늘어나고 있다. 이러한 두개의 연산을 사용하는 방법은 소프트웨어적인 프로그램을 사용하거나 하드웨어를 따로 구현하여 사용하였다. 본 연구에서는 하나의 모듈로 두개의 연산을 수행할 수 있는 재구성 하드웨어를 제안한다. 또한 DCT와 DWT연산에 있어서, 가장 많은 연산을 수행하는 부분은 계수(Coefficient)값과 입력 값의 내적 연산(Inner Product)을 수행하는 것인데, 이 내적연산을 하는데 있어서 곱셈기를 사용하지 않는 분산연산을 사용함으로써 연산의 복잡도를 줄이고, 하드웨어의 속도를 빠르게 하였다. 실험 환경은 Altera FPGA를 사용한 Excalibur_ARM (EPXA10F1020Cl) 보드를 이용하여 구현하였으며, 동작속도는 47.85MHz이다.

  • PDF

Markov Job Scheduling Scheme based on Desktop Availability in Desktop Grid Computing Environment (데스크탑 그리드 환경에서 데스크탑 가용성 기반 마코브 작업 스케줄링 기법)

  • Byun Eun-Joung;Park Hark-Soo;Park Chan-Yeol;Choi Jang-Won;Jung Soon-Young;Hwang Chong-Sun
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.11a
    • /
    • pp.991-993
    • /
    • 2005
  • 데스크탑 그리드(Desktop Grid) 환경에서는 자원 제공자인 데스크탑의 자율적 연산 참여와 탈퇴를 허용하기 때문에 기존 데스크탑 그리드 시스템들은 연산 도중 잦은 중단으로 인해 연산의 완료 시간이 지연되고, 연산 수행의 신뢰성이 저하되며 연산의 완료를 보장하지 못하고 있다. 기존의 데스크탑 그리드 시스템들은 이러한 데스크탑의 동적 특성을 반영하지 못하고 있을 뿐만 아니라 데스크탑의 연산 수행 양식을 고려하지 않아 시스템의 안정성과 성능이 저하되었다. 신뢰성 높은 연산 수행을 지원하고, 데스크탑의 비예측적 연산 수행 속성을 극복하기 위해서는 데스크탑의 동적인 특성인 휘발성(volatility)을 고려한 스케줄링이 필요하다. 본 논문에서는 휴리스틱 접근을 통해 동적으로 가변하는 데스크탑의 상태를 보다 정확하게 모델링 하는 가용성 기반 마코브 작업 스케줄링 기법을 제안한다. 제안 기법은 데스크탑의 가용성을 기반으로 과거 연산 수행에 대한 패턴을 확률 모델링하여 미래 연산 수행 유형을 예측함으로써 연산 수행 도중의 불안정한 자원 제공 현상을 완화시키며 안정적인 스케줄링을 지원하여 시스템의 신뢰성과 성능을 향상시킨다.

  • PDF