• 센서학회지
• /
• 제31권2호
• /
• pp.120-124
• /
• 2022

With advancements in underwater stealth technology for naval vessels, new sensor configurations for detecting targets have been attracting increased attention. Latest underwater mines adopt multiple sensor configurations that include electric field sensors to detect targets and to help acquire accurate ignition time. An underwater electric field sensor consists of a pair of electrodes, signal processing unit, and preamplifier. For detecting underwater electric fields, the preamplifier requires low-noise amplification at ultra-low frequency bands. In this paper, the specific requirements for low-noise preamplifiers are discussed along with the experimental results of various setups of matched transistors and chopper stabilized operational amplifiers. The results showed that noise characteristics at ultra-low frequency bands were affected significantly by the voltage noise density of the chopper amplifier and the number of matched transistors used for differential amplification. The fabricated preamplifier was operated within normal design parameters, which was verified by testing its gain, phase, and linearity.

• 전자공학회논문지
• /
• 제53권7호
• /
• pp.39-46
• /
• 2016

본 논문에서는 음성 신호의 디지털 데이타 변환을 위한 인버터와 1.5비트 비교기를 이용한 CMOS 3차 델타-시그마 변조기를 설계하였다. 제안하는 3차 델타-시그마 변환기는 연산증폭기 대신에 1.5비트 비교기를 이용한 멀티비트 구조로 낮은 OSR에서 단일비트 4차 델타-시그마 변조기 대비 높은 신호대 잡음비를 확보하고 인버터 기반 적분기를 사용하여 소모 전력을 최소화 시키며 인버터 기반 적분기 회로를 아날로그 덧셈기로 이용함으로써 전력소모를 감소시키고 회로구조를 단순화 시켰다. 제안한 델타-시그마 변조기는 0.18um CMOS 표준 공정을 통해 제작되었으며, 전체 칩면적은 $0.36mm^2$으로 설계되었다. 제작된 칩의 측정 결과 아날로그 회로는 공급전압 0.8V에서 $28.8{\mu}W$, 디지털 회로는 공급전압 1.8V에서 $66.6{\mu}W$로 총 $95.4{\mu}W$의 전력소모가 측정되었다. 델타-시그마 변조기의 동작주파수 2.56MHz, OSR 64배의 조건에서 2.5kHz의 입력 정현파 신호를 인가하였을 때 SNDR은 80.7 dB, 유효비트수는 13.1 비트, 동적범위는 86.1 dB로 측정되었다. 측정결과로부터 FOM(Walden)은 269 fJ/step, FOM(Schreier)는 169.3 dB로 계산되었다.

• 한국산학기술학회논문지
• /
• 제17권6호
• /
• pp.715-720
• /
• 2016

본 논문에서는, 휴대기기를 위한 PWM(Pulse Width Modulation), 전압모드 DC-DC 승압형 컨버터를 제안한다. 제안하는 컨버터는 현재 소형화 되어가고 있는 휴대기기 시장에 적합하도록 1 MHz의 스위칭 주파수를 사용하여 칩 면적을 줄였다. 제안하는 DC-DC 컨버터는 전력단과 제어단으로 이루어지며 전력단은 인덕터, 출력 커패시터, MOS 트랜지스터 등으로 구성되며 제어단은 연산증폭기, 밴드갭 회로, 소프트 스타트 블록, 히스테리시스 비교기와 비겹침 드라이버로 구성된다. 설계된 회로는 히스테리시스 비교기와 논오버랩 드라이버를 사용하여 낮은 전압에서 구동되는 휴대기기의 잡음의 영향을 줄이고 출력전압 리플을 감소시켰다. 제안하는 회로는 1-poly 6-metal CMOS 매그나칩/하이닉스 $0.18{\mu}m$ 공정을 사용하여 레이아웃을 진행하였다. 설계된 컨버터는 입력 전압 3.3 V, 출력전압 5 V, 출력전류 100 mA 출력전압 대비 1%의 출력 전압 리플과 1 MHz의 스위칭 주파수의 특성을 갖는다. 본 논문에서 제안하는 승압형 DC-DC 컨버터는 PDA, 휴대폰, 노트북 등 휴대용 전자기기 시장에 맞는 고효율, 소형화 컨버터로서 유용하게 사용 될 것으로 사료된다.

• 전자공학회논문지
• /
• 제51권10호
• /
• pp.57-63
• /
• 2014

본 논문은 전력소모와 면적을 줄인 지연된 피드-포워드 경로를 갖는 3차 SDM 구조를 제안하였다. 제안한 SDM은 기존의 적분기 2개로 구현된 3차 SDM(Sigma-Delta Modulator) 구조를 개선하였다. 제안된 구조에서는 기존 구조의 둘째 단에 지연된 피드-포워드 경로를 삽입함으로써 첫째 단의 계수 값을 2배로 증가시킬 수 있어 기존구조에 비하여 첫째 단 적분기 커패시터($C_I$)를 1/2로 감소시킬 수 있다. 그러므로 첫째 단 적분기의 부하 커패시턴스가 1/2로 작아지기 때문에 첫째 단 연산증폭기의 출력전류는 51%, 첫째 단의 커패시터 면적은 48% 감소되어 제안한 구조는 전력과 면적을 최적화 할 수 있다. 본 논문에서 제안한 구조를 이용하여 설계된 3차 SC SDM은 $0.18{\mu}m$ CMOS 공정에서 공급전압 1.8V, 입력신호 1Vpp/1KHz, 신호대역폭 24KHz, 샘플링 주파수 2.8224MHz 조건으로 시뮬레이션 하였다. 그 결과 SNR(Signal to Noise Ratio) 88.9dB, ENOB(Effective Number of Bits) 14비트이고 SDM의 전체 전력소모는 $180{\mu}W$이다.

• 한국전자파학회논문지
• /
• 제23권2호
• /
• pp.220-228
• /
• 2012

본 논문에서는 밀리미터파 탐색기의 수신기 보호용으로 사용할 낮은 누설 전력을 가지는 Ka 대역 능동 리미터 설계 및 제작 기법을 설명하였다. 낮은 누설 전력을 구현하기 위해서 송신 펄스 주기 신호와 입력 전력의 크기에 따라 리미터를 제어할 수 있는 능동 리미터 제어 회로를 제안하였다. 능동 리미터는 전형적인 2단 수동 리미터에 방향성 결합기, 검파기, 연산 증폭기 및 과전류 보호용 저항으로 구성된 궤환 회로로 구성되어진다. 제작된 Ka 대역 능동 리미터 측정 결과, 주파수 대역은 1 GHz, 약 신호 시 삽입 손실은 3.5 dB 이하, 능동 제어시 최대 감쇄량 46 dB, 4 W RF 입력 시 정상 누설 전력은 -7.5 dBm을 보였다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.81-88
• /
• 2006

본 논문에서는 새로운 선형 연산 트랜스컨덕턴스 증폭기(OTA)를 제안한다. OTA의 선형성 향상을 위해 이동도 보상 회로와 공통모드 전압 조절기법을 적용했다. 이동도 보상 회로는 각각 트라이오드와 서브스레쉬홀드 영역에서 동작하는 트랜지스터의 경로를 연결하여 이동도 감소를 보상한다. 공통모드 전압 조절기법은 공통모드 피드백(CMFB)과 공통모드 피드포워드(CMFF)로 구성된다. 제안된 기술은 넓은 입력전압 스윙 범위에서 향상된 Gm의 선형성을 나타낸다. 제안된 OTA는 ${\pm}1.1V$의 입력전압 스윙 범위 내에서 ${\pm}1%$의 Gm변화율을 갖고 총고조파 왜곡(THD)은 -73dB 이하이다. 제안된 OTA는 $0.35{\mu}m$ n-well CMOS 공정에서 공급전압이 3.3V를 갖도록 설계되었다.

• 한국인터넷방송통신학회논문지
• /
• 제15권5호
• /
• pp.201-206
• /
• 2015

본 논문에서는 연산 트랜스컨덕턴스 증폭기를 기반으로 하여 차단주파수 대역의 조정이 가능한 3-입력와 1-출력단을 갖는 Gm-C필터가 제안되었다. 제안된 필터는 대역통과, 저역통과 및 고역통과의 다기능 필터 특성을 갖는다. 구현된 필터의 중심주파수($f_c$)와 특성요소(Q)값은 다른 필터특성의 변형없이 독립적으로 조정이 가능할 수 있음을 확인하였다. 또한 전체 시스템에 영향을 줄 수 있는 다양한 파라미터들과 기생요소들에 대한 감도특성과 비이상성분석이 수행되었다. 제안된 필터를 CMOS 소자로 구현하기 위하여 1.8V-0.18um 공정파라미터를 사용하였고 HSPICE를 활용하여 특성을 분석한 결과와 기 정리된 이론값들과 비교하여 나타내었다.

• 한국통신학회논문지
• /
• 제34권8A호
• /
• pp.583-591
• /
• 2009

높은 PAPR을 갖는 직교 주파수 분할 다중 접속 신호는 비선형 왜곡을 발생시키거나, 송신기의 전력 증폭기의 효율을 나쁘게 한다. 그래서 비선형 왜곡을 줄이기 위한 상호 변조 왜곡 저감 기법이 제안되었다. IMD 저감 기법은 비선형 왜곡에 대하여 PAPR 저감 기법보다 비트 오차율 작게 한다. 하지만 IMD 저감 기법의 결정 기준은 주파수 영역에서 이루어지기 때문에 송신기에 FFT가 추가되어 시스템 복잡도가 증가하고, IMD 연산의 복잡한 계산 과정과, 이에 따른 처리시간이 증가하는 문제가 있다. 그러므로 본 논문에서는 이러한 기존의 IMD 저감 기법의 복잡도와 계산량 저감하기 위한 새로운 방식의 IMD 저감 방식을 제안한다. 또한 본 논문에서는 제안된 방식을 PTS 방식의 OFDM 통신 시스템에 적용하여 기존의 기법과 복잡도와 계산량을 비교한다. 제안된 기법은 PAPR처럼 시간영역에서 IMD의 전력량을 계산하므로 송신기에서 시스템의 복잡도와 계산량을 크게 줄일 수 있다. 또한 새로운 기법은 기존 방식과 BER 성능 면에서 차이를 보이지 않는다.

• 한국전자통신학회논문지
• /
• 제11권7호
• /
• pp.665-670
• /
• 2016

본 논문에서는 IoT(Internet of Things) 시스템의 기본 구성이 되는 센서 네트워크에 사용될 수 있는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 Sub-threshold 동작을 이용하는 OP-AMP(Operational amplifier) 설계를 제안한다. MOSFET의 Sub-threshold 동작은 전원전압을 낮추는 효과로 회로 시스템을 초저전력으로 유도할 수 있는 특징이 있기 때문에 배터리를 사용하는 IoT의 센서 네트워크 시스템의 초저전력화에 매우 유용한 회로설계 기술이라고 할 수 있다. $0.35{\mu}m$ 공정을 이용한 시뮬레이션 결과, VDD를 0.6 V로 설계할 수 있었으며, OP-AMP 의 Open-loop Gain은 43 dB, 또한 설계한 OP-AMP의 소비전력은 $1.3{\mu}W$가 계산되었다. 또한, Active Layout 면적은 $64{\mu}m{\times}105{\mu}m$이다. 제안한 OP-AMP는 IoT의 저전력 센서 네트워크에 다양한 응용이 가능할 것으로 기대된다.

• 전기전자학회논문지
• /
• 제18권2호
• /
• pp.192-197
• /
• 2014

본 논문은 개선된 입력 범위를 갖는 FDPA(Feedback Delay Pass Addition) 방식의 3차 SDM(Sigma-Delta Modulator) 구조를 제안한다. 기존의 구조는 2차 SDM 구조에서 디지털 딜레이 패스만을 추가하여 3차 전달함수를 구현하였지만, 첫 번째 적분기로 피드백 하는 패스가 많아짐에 따라 입력 범위가 매우 작은 단점이 있다. 그러나 제안된 구조는 첫 번째 적분기로 피드백 하는 디지털 패스를 2차 적분기로 피드백 하여 입력 범위를 9dB 개선할 수 있었다 이를 이중 샘플링 기법을 통해 연산 증폭기 한 개 만으로 3차 SC SDM을 구현하였다. 공급전압 1.8V, 신호대역폭 20KHz, 오디오 대역 샘플링 주파수 2.8224MHz 조건에서 $0.18{\mu}m$ CMOS 공정을 이용하여 제안한 SDM을 시뮬레이션한 결과, SNR(Signal to Noise Ratio)은 83.8dB, 전력소비는 $700{\mu}W$, Dynamic Range는 82.8dB이다.