• 스마트미디어저널
• /
• 제3권1호
• /
• pp.39-45
• /
• 2014

제곱연산은 승수와 피승수가 동일한 곱셈의 특수한 경우로 병렬 제곱기의 부분곱 행렬에서 부분곱 비트들은 대칭을 이룬다. 이런 특성을 이용하여 부분곱을 폴딩(folding), 쉬프트, 재배열하여 부분곱 비트의 수와 부분곱 행렬의 최대높이들 감소시킨다. 본 논문에서는 제어신호에 따라 unsigned와 signed 제곱기로 동작하는 겸용 제곱기의 효율적인 설계 방법을 제안한다. 기존 겸용 제곱기와 달리 자리수(weight)가 다른 특정 부분곱 비트들의 덧셈에 대해 덧셈기를 사용하지 않고 계산하는 방법을 제안한다. 시뮬레이션을 통해 제안한 겸용 제곱기는 기존 겸용 제곱기와 비교하여 면적은 약 18%, 지연시간(propagated delay time)은 약 11%, 전력소모는 약 9% 감소시킬 수 있음을 보인다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 한국컴퓨터종합학술대회 논문집 Vol.32 No.1 (B)
• /
• pp.667-669
• /
• 2005

최근 새로운 데이터마이닝 방법인 지도 군집화가 소개되고 있다. 지도 군집화의 목적은 동일한 클래스가 한 군집에 포함되도록 하는 것이다. 지도 군집화는 데이터에 대한 배경 지식을 획득하거나 분류 방법의 성능을 향상시키기 위한 방법으로 사용된다. 그러나 군집화 방법에서 파생된 지도 군집화 역시 군집화 개수 설정 방법에 따라 효율성이 좌우된다. 따라서 클래스 분포에 따라 최적의 지도 군집화 개수를 찾기 위해 진화알고리즘을 적용할 수 있으나, 진화알고리즘은 대용량 데이터를 처리할 경우 수행 시간이 증가되어 효율성이 감소되는 문제가 있다. 본 논문은 지도 군집화보다 강인한인 지도 퍼지 군집화를 효율적으로 생성하기 위해 진화성이 우수한 휴리스틱 분할 진화알고리즘을 제안한다. 휴리스틱 분할 진화알고리즘은 개체를 생성할 때 문제영역의 지식을 반영한 휴리스틱 연산으로 탐색 시간을 단축시키고, 개체 평가 단계에서 전체 데이터 대신 샘플링된 부분 데이터들을 이용하여 진화하는 분할 진화 방법으로 수행 시간을 단축시킴으로써 진화알고리즘의 효율성을 높인다. 또한 효율적으로 개체를 평가하기 위해 지도 퍼지 군집화 알고리즘인 지도 분할 군집화 알고리즘(SPC: supervised partitional clustering)을 제안한다. 제안한 방법은 이차원 실험 데이터에 대해서 정확성과 효율성을 분석하여 그 타당성을 확인한다.

• 한국항행학회논문지
• /
• 제14권3호
• /
• pp.328-335
• /
• 2010

본 논문에서는 2개의 송수신 안테나를 갖는 $2{\times}2$ MIMO-OFDM 기반 무선 LAN 기저대역 수신 모뎀을 위한 효율적인 수신 알고리즘 및 면적 효율적인 하드웨어 구조를 제시한다. 수신기 성능향상을 위해 효율적인 시간 동기 알고리즘과 MML 알고리즘 기반 MIMO 심볼 검출기 구조를 제안한다. 또한, 제안된 심볼 검출기는 IEEE 802.11n 무선 LAN 규격에 정의된 대로 MIMO 전송 기법 중 공간 다이버시티 모드뿐 아니라 공간 다중화 모드를 모두 지원하며, 다단 (multi-stage) 파이프라인 구조와 극좌표 형태의 복소수 승산 방법을 사용하여 연산블록의 공유와 연산기의단순화를 진행하였고, 이를 통해 하드웨어 복잡도를 크게 감소시켰다. 제안된 하드웨어 구조는 하드웨어 설계 언어(HDL)를 이용하여 설계 되었고, 0.13um CMOS standard 셀 라이브러리 통해 합성되었다. 그 결과 기존의 설계 구조와 비교시 56% 감소된 하드웨어 복잡도로 구현 가능함을 확인하였다.

• 전자공학회논문지
• /
• 제53권6호
• /
• pp.91-100
• /
• 2016

FPGA 기반 실시간 영상 워핑 시스템에서는 영상 픽셀 정보의 빠른 읽기와 메모리 접근 횟수의 감소를 위하여 영상 캐시를 활용하지만, 일반 컴퓨터 시스템의 캐시 알고리즘은 캐시 부적중(cache miss)에 의한 시간 지연과 복잡한 온라인(on-line) 연산 구조로 인하여 실시간 성능 구현에 어려움이 있다. 본 논문에서는 FPGA 기반 실시간 영상 워핑을 위한 단순한 구조의 영상 캐시 알고리즘을 제안한다. 영상 워핑에서의 픽셀 데이터 접근 순서는 워핑에 적용할 2D 좌표변환 관계에 의하여 결정되며 매 영상 프레임에서 반복되는 특성이 있다. 따라서, 캐시 로드(cache load)에 관한 사항을 오프라인(off-line)에서 미리 프로그램함으로써 캐시 부적중 상황이 발생하지 않음을 보장할 수 있고, 그 결과 온라인에서의 연산이 감소하여 캐시 컨트롤러의 구조가 단순해진다. FPGA를 활용한 전체 시스템 구조를 제시하고, 실험을 통하여 제안하는 영상 캐시 알고리즘의 정확성과 타당성을 확인한다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2007년도 동계학술대회
• /
• pp.13-17
• /
• 2007

스케일러블 비디오 코딩(SVC, Scalable Video Coding)은 MPEG(Moving Picture Expert Group)과 VCEG (Video Coding Expert Group)의 JVT(Joint VIdeo Team)에 의해 현재 표준화 되고 있는 새로운 압축 표준 기술이며 시간, 공간 및 화질의 스케일러빌리티를 지원하기 위해 계층 구조를 가지고 있다. 공간적 스케일러빌리티를 위해 기본 계층으로부터 텍스처, 움직임 그리고 잔차신호 정보를 예측하여 사용한다. 그러나 고효율의 압축효과를 얻기 위해 기존의 방식에서는 기본계층에서 얻은 세가지 정보이외에 현재 향상 계층에서 자체적으로 얻은 부호화 정보를 비교하여 최소의 RD(Rate Distortion) 비용을 가지는 정보를 이용하여 부호화 하도록 되어 있다. 하지만 이러한 방식은 향상 계층에서 인터 모드 결정 시 $16\times16,\;16\times8,\;8\times16,\;8\times8,\;4\times4,\;4\times8,\;4\times4$ 블록 모드에 대한 움직임 벡터 예측 및 보상 과정을 거쳐야 하기 때문에 향상 계층에서의 부호화 복잡도는 기본 계층에 비해 상당히 증가하게 된다. 본 논문에서는 기본계층에서 예측한 움직임 벡터 정보를 이용하여 항상 계층에서 모드 결정을 고속화하는 방법에 대해 소개한다. 제안된 방법은 기본 계층에서 예측한 블록모드 중에서 큰 블록인 $16\times16$ 블록에서 움직임 벡터가 (0, 0) 일 경우에 대하여 향상 계층에서는 $16\times16$매크로 블록에 대해서만 움직임 예측 및 보상을 수행함으로써 향상 계층에서 움직임 모드 결정을 조기에 완료하게 된다. 이것은 하위 공간 계층에서 예측한 움직임 벡터 정보가 아주 작을 때는 큰 블록 크기로 모드로 결정되는 일반적인 원리를 이용한 것이고 이 제안 방법을 이용하였을 경우 향상계층에의 모드 결정과정을 고속화함으로써 전체 스케일러빌 비디오 부호하기의 연산량 및 복잡도를 최대 70%까지 감소 시켰다. 그러나 연산량 감소에 따른 비트율의 증가와 화질 열화는 각각 최대 1.32%와 최대 0.11dB로 무시할 수 있을 정도로 작음을 확인 하였다.

• 한국컴퓨터정보학회논문지
• /
• 제16권12호
• /
• pp.103-112
• /
• 2011

움직임 예측은 동영상 인코딩 과정에서 가장 많은 연산량을 차지하는 매우 중요한 처리과정이다. H.264/AVC에서는 움직임 예측을 할 때 정수 화소 단위 뿐만 아니라 부화소 단위까지 예측을 실시함으로써 영상의 압축률을 매우 높일 수 있다. 하지만 이로 인해 계산량이 더욱 증가되는 문제점이 있다. 일반적으로 움직임 예측시 각 블록들 간의 절대 변환 오차(SATD : Sum of Absolute Transform Difference)는 최소점을 기준으로 포물선 형태를 가지는 특성이 있다. 본 논문에서는 이러한 특성을 이용하여 움직임 예측 과정에서 필요한 탐색점을 줄이는 방법을 제안하였다. 제안한 방법은 연산 처리 시간을 감소시킴으로써 계산의 복잡도를 줄일 수 있었다. 제안한 기법을 적용한 결과, 기존의 고속 움직임 예측 알고리즘들과 비교하여 화질 저하는 적은데 비해, 인코딩시 움직임 예측 과정에 서 약 20%정도 처리속도를 감소시키는 결과를 얻었다.

• 대한전자공학회논문지SP
• /
• 제38권6호
• /
• pp.692-702
• /
• 2001

본 논문에서는 표준화 영상부호화기에서 사용할 수 있는 새로운 블럭정합 방식을 제안하였다. 제안방식은 기존 방식처럼 광역-협역 탐색방식을 사용하는 방식이 아닌, 미리 선정된 각 후보에 대하여 SAD 누적추이를 사용하여 움직임 벡터를 찾는 방식이다. 확산누적배열(dispersed accumulation matrix)의 제안으로 SAD 추이곡선의 선형성(linearity)을 높여서 누적 초기에 가능성 낮은 후보를 제거하였다. 이를 토대로 고속 슬라이스 경쟁 블럭정합 방식을 제안하였다. 후보선출단계와 후보경쟁단계를 통하여 최종 움직임 벡터를 생성하였으며, 국부최소값에 빠질 확률을 줄이는 동시에 불필요한 연산을 감소시켰다. 기존의 고속 블럭정합 방법들에 비하여 연산량은 10%∼70%가 줄었으며, 18%∼35%의 실제 수행시간이 감소되었다. 평균 MAD는다양한 테스트영상에 대하여 항상 우수하였으며, 전역탐색의 결과에 가장 가까운 결과를 나타내었다.

• 한국통신학회논문지
• /
• 제15권2호
• /
• pp.137-146
• /
• 1990

입력된 영상의 해상도가 일정한 인수에 의해 연속적으로 감소하는 영상더미를 영상피라미드라 한다. 피라미드에서 가장 저해상도를 가진 고레벨 영상의 크기는 작기 때문에 적은 연산수로도 물체를 추출해 낼수 있으나, 추출된 물체가 저해상도로 인해 정확히 표현되지 못한다. 기존에 피라미드를 이용한 물체추출 알고리즘들은 연속적인 피라미으 레벨상에서 이웃 레벨에 링크개념을 적용하여 나무(tree)구조를 형성하게 하는 bottom-up 방식을 이용하여 형성된 축소영상에 분할을 시도하여 물체를 추출하고 이를 원영상의 해상도로 표현하기 위하여 bottom-up의 역과정을 각 레벨에 적용하여 물체를 추출하였다. 본 논문에서는 고레벨에서 추출된 물체를 더욱 정확히 표현하기 위하여 각 레벨에서 추출된 물체가 최적경계상태를 이룰 수 있도록 하기 위한 방법인 경계조정 알고리즘을 제안하고, 이를 top-down방식과 결함하여 원영상의 저레벨까지 반복적으로 적용하여 원영상의 해상도에서 물체를 정확히 추출한다. 본 논문에서 제안한 방식은 반복적인 경계조정을 이용함으로써 링크개념을 이용한 방법들 보다 계산과정이 간단하며, 얻어진 결과가 기존에 사용된 방법 보다 연산량의 감소로 인해 계산과정에서 요구되는 시간이 적게 소요됨과 동시에 인식된 물체의 경계부분이 정확히 추출됨을 알 수 있고, 잡음영상에서도 본 알고리즘을 결과가 인식하기에 합리적임을 알 수 있다.

• 한국정보통신학회논문지
• /
• 제14권2호
• /
• pp.453-461
• /
• 2010

본 논문에서는 임베디드 RISC 코어의 성능 및 전력 소모 개선을 위해 동적 분기예측 구조, 4원 집합연관 캐쉬 구조, ODC 연산을 이용한 클록 게이팅 기법을 제시한다. 동적 분기 예측 구조는 분기 명령에 대해 다음에 실행될 명령에 대한 예측 주소를 저장하는 BTB (Branch Target Buffer)를 사용한다. 4원 집합연관 캐쉬는 네 개의 메모리 블록을 한 개의 캐쉬 블록에 사상되는 구조로서 직접사상 캐쉬에 비해 접근 실패율이 낮고 라인 교체 방식으로 Pseudo-LRU 방식을 채택하여 LRU 정보를 저장하는 비트 수를 감소시킨다. ODC를 이용한 클록게이팅 기법은 논리합성 개념인 무관조건의 입출력 ODC 조건을 찾아 클록 게이팅 로직을 삽입함으로써 동적 소비전력을 줄인다. 제시한 구조들을 임베디드 RISC 코어인 OpenRISC 코어에 적용하여 성능을 측정한 결과, 기존 OpenRISC 코어 대비 실행시간이 약 29% 향상 되었고, Chartered $0.18{\mu}m$ 라이브러리를 이용하여 동적 전력을 측정한 결과, 기존 OpenRISC 코어 대비 소비전력이 16% 이상 감소하였다.

• 한국컴퓨터정보학회논문지
• /
• 제28권12호
• /
• pp.49-56
• /
• 2023

본 연구에서는 트랜스포터의 할당 및 운행 순서를 최적화하기 위한 유전 알고리즘을 제안한다. 유전 알고리즘의 해는 리스트의 집합으로 표현되는데 각 리스트는 해당 트랜스포터가 작업할 순서를 나타낸다. 또한 성능 향상을 위해 효과적인 지역 탐색 연산을 결합한 혼합형 유전 알고리즘의 형태로 구현하였다. 지역 탐색 연산은 작업량이 적은 트랜스포터에서 작업의 블록을 꺼내어 다른 트랜스포터의 작업 목록에 삽입함으로써 트랜스포터 운용 대수의 감소를 유도한다. 제안하는 알고리즘의 효용성을 평가하기 위해 실제 조선소와 유사한 규모의 시뮬레이션 환경을 통해 Multi-Start 및 순수 유전알고리즘과 비교하였다. 가장 큰 규모의 문제에 대해 그들에 비해 트랜스 포터 수는 각각 40% 및 34%, 총작업 소요 시간은 27% 및 17% 감소시켰다.