• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2002년도 동계연구발표회 논문개요집
• /
• pp.180-181
• /
• 2002

수직기록매체에서 기록 밀도가 증가하기 위해서는 bit의 크기를 줄여야 하고, 이를 위해서는 writing head의 width와 thickness를 줄여야 한다. 그러나 head의 크기가 줄어들면 기록층의 자화를 반전시키기에 충분한 write field를 얻지 못한다. 이를 극복하기 위해 head의 tip부분을 trimming을 하여 작은 pole tip 크기를 가지면서도 큰 write field를 얻고, 여분의 magnetic field를 얻기 위해 soft underlayer를 도입하는 이중층 수직기록 매체가 제안되고 있다. (중략)

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2003년도 춘계학술대회 논문집
• /
• pp.450-455
• /
• 2003

This paper is to discuss the hardware redundancy architecture of fault-tolerance system with using redundancy. Each architecture will be studied to implement fault-tolerance in classifying hardware redundancy architecture as passive, active and hybrid hardware redundancy. Therefore Fault-Masking and Fault-Detecting Techniques in each redundancy architecture is studied.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2002년도 춘계학술대회 논문집
• /
• pp.530-534
• /
• 2002

This paper show serial communication method in order to design how to interface between fault tolerant systems with redundancy. Problem has been in the method that fault tolerant system had switched of serial data with common switching device. This problem degrade reliability in itself and total system which is interfaced with that serial communication system. So Arbitration module of serial communication which is suggested in this paper can improve the reliability using voter algorithm which fault is detected passively.

• 한국안전학회지
• /
• 제8권4호
• /
• pp.201-206
• /
• 1993

동적 문제에 대한 공간-시간 유한요소법을 제시하였다. 이 방법은 공간과 시간을 동일한 변수로 취급하였으며 공간-시간 영역에서의 유한요소 전개에 있어서는 연속적 갤러킨 방법에 근거하여 가중여분법을 이용하였다. 이 방법은 조건부 안정을 주는 고차원적 정확성을 주는 해법인 것이다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2020년도 전력전자학술대회
• /
• pp.342-343
• /
• 2020

본 논문은 3상 계통의 각상 부하 불평형이 전체 계통의 안정성 및 여분성에 미치는 부정적 영향을 최소화하기 위한 ESS(Eenrgy Storage System) 전력변환장치의 제어 알고리즘을 제안하였다. 먼저, 4-Leg 인버터를 불평형 전류제어에 적합한 토폴로지로 선정하고 3상 독립 제어 방식을 적용하였다. 제안한 제어기법을 분석하고 시뮬레이션과 50-kW 4-Leg 인버터 프로토 타입 시험을 통하여 검증하였다.

• 대한전자공학회논문지SD
• /
• 제42권5호
• /
• pp.15-22
• /
• 2005

본 논문에서는 생명체의 구조를 모방하여, 디지털시스템에서 자가검출과 자가치유가 가능한 구조를 제안한다. 자가치유시스템은 인공 셀의 2차 배열과 여분의 인공 셀로 구성된다. 인공 셀은 멀티플렉서를 기본으로 한 로직블록(logic block)과 로직블록을 제어하기 위한 게놈블록(genome block)으로 구성된다. 인공 셀은 자가검출이 가능하도록 DCVSL (differential cascode voltage switch logic)구조로 설계된다. 만약 인공 셀에서 고장이 발생하면, 자가 검출되고 고장 난 인공 셀이 속한 열은 bypass기능만을 가지고 치유를 위해, 여분 셀과 이웃 셀을 이용하여 시스템을 재구성한다. 하이닉스 $0.35{\mu}m$공정을 이용해 $1.14{\times}0.99mm^2$의 코어면적을 가지는 2비트 업다운카운터를 제작하였고 회로시뮬레이션과 칩 테스트를 통해 검증하였다.

• 한국컴퓨터정보학회논문지
• /
• 제25권1호
• /
• pp.13-19
• /
• 2020

본 논문에서는 유한체상의 여분 기저(redundant basis)를 사용한 모듈러 AB² 곱셈을 수행하는 멀티플렉서(multiplexer) 기반의 기법을 제안한다. 그리고 제안한 기법을 사용하여 효율적인 멀티플렉서 기반의 세미-시스톨릭(semi-systolic) AB² 곱셈기를 제안한다. 모듈러 AB² 곱셈기의 셀 내부의 연산을 멀티플렉서로 처리할 수 있는 수식을 유도한다. 멀티플렉서를 이용하여 셀을 구현하여, 셀의 지연시간을 감소시킨다. 기존의 구조들과 비교하면, 제안한 AB² 곱셈기는 Liu 등, Lee 등, Ting 등, 및 Kim-Kim의 곱셈기들의 AT 복잡도보다 약 80.9%, 61.8%, 61.8%, 및 9.5% 가량이 감소되었다. 따라서, 제안한 곱셈기는 VLSI(very large scale integration) 구현에 적합하며 다양한 응용에 쉽게 적용할 수 있다.

• 한국전자파학회논문지
• /
• 제19권11호
• /
• pp.1204-1212
• /
• 2008

이 논문에서는 여러 곳에서 통용되고 있는 기존의 CW(Continuous-Wave) 바이오 레이더 송수신 모델을 수정한 새로운 송수신 모델을 제안한다. 최근에 심장 박동과 호흡을 검출하기 위해 CW 바이오 레이더를 이용해서 여러 연구 기관에서 연구가 진행되고 있다. 그러나 이 통용되고 있는 수신 모델을 이용해서 심장 박동을 검출하게 되면 여분의 위상 변이나 가우시안 잡음에 취약하고, 또한 인체 공학적으로 개념상 정확하지 못한 단점을 가지고 있다. 그러므로 이 논문에서 인체 공학상으로 정확한 수정된 CW 바이오 레이더 송수신 모델을 제안함으로써 여분의 위상 변이와 가우시안 잡음이 있는 환경뿐 아니라 다중 경로 환경에서 기존의 송수신 모델과의 심장 박동과 호흡 검출에 대한 성능을 비교 분석한다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.118-125
• /
• 2006

휴대용 전자제품의 증가에 따라 배터리의 사용 시간을 증가시키기 위한 파워 메니지먼트 회로의 설계는 매우 중요해지고 있다. 이에 따라 전원공급 시스템, 특히 파워 효율이 높은 스위칭 방식의 DC-DC 변환기의 필요성은 더욱 커지고 있다. 본 논문에서 제안된 새로운 에러 앰프는 고속으로 동작하는 DC-DC 컨버터를 위해 고성능의 구조를 구현하고 있다. 본 앰프는 높은 전력변환 효율을 위해 낮은 대기 전류를 갖지만, 큰 입력신호 구간에서는 충분한 전류를 공급할 수 있도록 설계되었다. 두 개의 비교기가 구현되어 큰 신호의 변화를 감지해서 여분의 전류 공급기를 턴-온 시켜서 필요한 전류를 공급해준다. 피드백 동작하는 DC-DC 컨버터의 특성상 다양한 동작 환경에서 시스템의 안정성을 보장하기 위해서는 여분의 전류의 양이 잘 조절되어야 한다. 시뮬레이션 결과는 시간 천이 반응에서 새로운 앰프가 기존의 앰프보다 뛰어난 성능향상을 얻을 수 있음을 보여준다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.69-81
• /
• 2008

메모리 기술이 발달함에 따라 메모리의 집적도가 증가하게 되었고, 이러한 변화는 구성요소들의 크기를 작아지게 만들고, 고장의 감응성이 증가하게 하였다. 그리고 고장은 더욱 복잡하게 되었다. 또한, 칩 하나에 포함되어있는 저장 요소가 늘어남에 따라 테스트 시간도 증가하게 되었다. 본 논문에서 제안하는 테스트 구조는 내장 테스트를 사용하여 외부 테스트 환경 없이 테스트가 가능하다. 제안하는 내장 테스트 구조는 여러 알고리즘을 적용 가능하므로 높은 효율성을 가진다. 또한 고장 난 메모리를 여분의 메모리로 재배치함으로써 메모리 수율 향상과 사용자에게 메모리를 투명하게 사용할 수 있도록 제공할 수 있다. 본 논문에서는 고장 난 메모리 부분을 여분의 행과 열 메모리로 효율적인 재배치가 가능한 복구 기술을 포함한다. 재배치 정보는 고장 난 메모리를 매번 테스트 해야만 얻을 수 있다. 매번 테스트를 통해 재배치 정보를 얻는 것은 시간적 문제가 발생한다. 이것을 막기 위해 한번 테스트해서 얻은 재배치 정보를 플래시 메모리에 저장해 해결할 수 있다. 본 논문에서는 플래시 메모리를 이용해 재배치 정보의 활용도를 높인다.