• Title/Summary/Keyword: 양자 칩

Search Result 45, Processing Time 0.029 seconds

양자 정보처리

  • 안도열
    • Review of KIISC
    • /
    • v.14 no.3
    • /
    • pp.13-18
    • /
    • 2004
  • 2010년경에는 칩의 고집적화로 집적회로를 구성하는 소자들에서 양자현상은 불가피 할 것으로 예상되며 오히려 이러한 양자현상을 잘 이용하여 연산이나 정보전송에 이용하기 위한 연구가 바람직 할 것으로 판단된다. 이러한 예측에 따라 비교적 최근에 양자역학을 이용한 정보처리, 특히 양자컴퓨터에 대한 관심이 증대되고 있다. 본 고에서는 이러한 양자 컴퓨팅 기술의 개요와 현황, 국내외적인 연구경쟁의 동향, 그리고 앞으로의 발전 전망에 대하여 논의하고자 한다.

Trends in Chip Fabrication Infrastructure for Implementation in Quantum Technology (양자 기술 구현을 위한 칩 제작 인프라 기술 동향)

  • J.W. Kim;K.W. Moon;J.J. Ju
    • Electronics and Telecommunications Trends
    • /
    • v.38 no.1
    • /
    • pp.9-16
    • /
    • 2023
  • In the rapidly growing field of quantum computing, it is evident that a robust supply chain is needed for commercialization or large-scale production of quantum chips. As a result, the success of many R&D projects worldwide relies on the development of quantum chip foundries. In this paper, a variety of quantum chip foundries, particularly the ones creating photonic integrated circuit (PIC) quantum chips, are reviewed and summarized to demonstrate current technological trends. Global projects aiming to establish new foundries, as well as information regarding their respective funding, are also included to identify the evolutionary direction of quantum computing infrastructure. Furthermore, the potential application of lithium niobate as a novel material platform for quantum chips is also discussed.

Storing of Temporal Patterns in Quantized Connection Neural Networks (양자화 결합 뉴럴네트워크를 이용한 시계열 패턴의 기억)

  • 박철영
    • Proceedings of the Korea Society for Industrial Systems Conference
    • /
    • 1998.03a
    • /
    • pp.93-98
    • /
    • 1998
  • 본 논문에서는 양자화 결합 네트워크의 시계열 패턴의 기억 특성을 뉴로-칩 상에서 검토하기 위하여, 결합 하중이 $\pm$1 및 0로프로그램 가능한 네트워크를 설계하고 집적화 하였다. 제작된 칩 사이즈는 2.2mm $\times$2.2mm이며 1.2um CMOS 설계기술을 이용하여 7개의 뉴런과 49개의 시냅스 회로를 내장한다. 측정 결과, 설계된 네트워크는 동적 패턴을 성공적으로 기억한다. 또한, 특정한 리미트사이클을 네트워크에 기억시킬 수 있는 결합 하중의 구성방법을 제안한다. 이 방법은 간단한 결합하중과 정밀도의 관점에서 하드웨어 구성에 유용하다.

VHDL Implementation of Transform and Quantization Intra Coding for H.264/AVC (H.264/AVC용 Intra coding의 변환 및 양자화 모듈의 VHDL 구현)

  • Choi, Dug-Young;Sonh, Seung-Il
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • v.9 no.1
    • /
    • pp.358-362
    • /
    • 2005
  • 디지털 비디오 압축기술은 멀티미디어 응용분야의 핵심으로 현재 빠르게 보급되어 최근에는 디지털비디오 압축 관련 국제 표준안 중 MPEG-4와 H.264가 발표되었다. 유연성이 좋은 MPEG-4와 달리H.264는 비디오 프레임의 효율적인 압축과 신뢰성을 강조 한다. 특히 H.264의 압축 기술은 카메라폰이나 DMB등의 작은 크기의 영상에서 고품질의 영상을 보다 효율적으로 제공 한다. 이에 본 논문은 현존하는 다른 비디오 코딩 표준과 비교할 때 코딩 효율이 기준의 두 배인 새로운 비디오 코딩 표준 H.264/AVC에서 사용하는, 변환 및 양자화를 연구하고 이를 기존의 정지영상 표준안인 JPEG나 JPEG 2000과 비교 분석하여 H.264/AVC의 공간적 압축인 인트라 코딩이 더 좋은 효과를 나타낸다는 것을 검증한 후 이를 토대로 하드웨어 설계언어인 VHDL언어를 이용하여 설계하고 FPGA칩인 XCV1000E에 다운로드 하여 칩 레벨의 시뮬레이션을 수행하여 설계된 변환 및 양자화 모듈을 검증하였다. 설계된 변환 및 양자화 모듈은 DMB 및 핸드폰 카메라와 같이 작은 정지 영상 압축에 응용이 가능하다.

  • PDF

물리적 복제 불가능 함수에 기반하는 양자 내성 암호의 암호키 관리 시스템

  • Teddy Kyung Lee;Duhyun Jeon
    • Review of KIISC
    • /
    • v.33 no.6
    • /
    • pp.37-43
    • /
    • 2023
  • 현재 사용되고 있는 RSA, ECC 등 비대칭키 암호알고리즘은 앞으로 나올 양자컴퓨터와 양자알고리즘의 빠른 계산 속도로 알고리즘의 비가역성이 깨질 수 있음이 알려졌다. 이는 공개키로부터 비밀키를 계산할 수 있음을 의미한다. 이를 극복하기 위해 미국 국립표준기술연구소 (NIST)는 최근에 양자 내성 암호 (PQC) 알고리즘 선정과 표준화 작업을 진행해 왔으며, 4차 라운드에 진입해 있다. PQC 알고리즘에 필요한 PQC 비밀키는 PQC 알고리즘이 구현된 칩 외부에서 주입하거나 칩 내부에서 자체 생성을 하여 사용하는데, 이 비밀키를 비휘발성 메모리 (NVM) 등에 저장한다. 만약 시스템의 보안 취약성으로 인해 비밀키가 노출된다면 아무리 PQC 알고리즘이 강력해도 전체 시스템이 무너진다. 즉, 알고리즘의 수학적 능력과 무관하게 해당 보안 시스템은 무력화되는 것이다. 본 논문에서는 물리적 복제 방지 기능 (PUF)을 사용하여PQC 비밀키를 안전하게 보호하고, 이를 기반으로 전체 시스템을 보호할 것을 제안한다. PQC 비밀키가 외부에서 주입되면 해당키는 NVM에 저장되기 전에 PUF 키로 암호화 될 수 있다. PUF 값에서 파생되는 PUF 키는 필요할 때 마다 다시 만들어서 사용이 가능하므로 메모리에 저장할 필요가 없으며, 따라서 외부 공격에 PUF 키가 노출 되지 않는다. 반도체 수동소자로 이루어지는 Via PUF 기술은 최악의 환경 변화에도 그 특성이 유지되는 가장 최적의 PUF 기능을 제공한다.

Study on the Thermal Dissipation Characteristics of 16-chip LED Package with Chip Size (16칩 LED 패키지에서 칩 크기에 따른 방열특성 연구)

  • Lee, Min-San;Moon, Cheol-Hee
    • Journal of the Korean Vacuum Society
    • /
    • v.21 no.4
    • /
    • pp.185-192
    • /
    • 2012
  • p-n junction temperature and thermal resistance of Light Emitting Diode (LED) package are affected by the chip size due to the change of the thermal density and the external quantum efficiency considering the heat dissipation through conduction. In this study, forward voltage was measured for two different size LED chips, 24 mil and 40 mil, which consist constitute 16-chip package. p-n junction temperature and thermal resistance were determined by thermal transient analysis, which were discussed in connection with the electrical characteristics of the LED chip and the structure of the LED package.

Analysis of the Effect on the Quantization of the Network's Outputs in the Neural Processor by the Implementation of Hybrid VLSI (하이브리드 VLSI 신경망 프로세서에서의 양자화에 따른 영향 분석)

  • Kwon, Oh-Jun;Kim, Seong-Woo;Lee, Jong-Min
    • The KIPS Transactions:PartB
    • /
    • v.9B no.4
    • /
    • pp.429-436
    • /
    • 2002
  • In order to apply the artificial neural network to the practical application, it is needed to implement it with the hardware system. It is most promising to make it with the hybrid VLSI among various possible technologies. When we Implement a trained network into the hybrid neuro-chips, it is to be performed the process of the quantization on its neuron outputs and its weights. Unfortunately this process cause the network's outputs to be distorted from the original trained outputs. In this paper we analysed in detail the statistical characteristics of the distortion. The analysis implies that the network is to be trained using the normalized input patterns and finally into the solution with the small weights to reduce the distortion of the network's outputs. We performed the experiment on an application in the time series prediction area to investigate the effectiveness of the results of the analysis. The experiment showed that the network by our method has more smaller distortion compared with the regular network.

Synthesis and Application of Hybrid Nanostructure Containing Quantum Dots

  • U, Gyeong-Ja;Yu, Hye-In;Jang, Ho-Seong;Kim, Sang-Gyeong
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2014.02a
    • /
    • pp.131-131
    • /
    • 2014
  • 양자점은 전통적인 유기 염료에 비해 흡광영역이 넓고 발광 피크의 폭이 좁으며, 흡광과 발광 사이의 에너지 차가 커서 검출이 용이하고, 광안정성이 우수할 뿐만 아니라, 단순히 크기를 조절함으로써 발광 피크의 에너지를 제어할 수 있는 특장 때문에 많은 연구가 진행되었다. 그러나 많은 나노입자들과 마찬가지로 실질적인 응용을 위해서는 양자점 나노입자들도 대부분 표면개질을 거쳐야 하는데, 이 과정이 까다롭고 또 표면개질 중에 나노입자들의 응집이 일어나거나 광특성이 나빠지는 등의 문제가 흔히 발생한다. 한편, 서브미크론 크기의 입자들은 나노입자에 비해 응집현상이 미미해서 상대적으로 취급이 용이하다. 그 중에서도 실리카 입자들은 합성방법도 쉽게 확립되어 있고 생체친화성이 우수하며 그 표면화학 반응이 이미 잘 알려져 있어서 활용하기가 매우 용이하다. 따라서 양자점 층을 실리카 표면 가까이에 자기조립을 통해 배열한 하이브리드 구조는 양자점의 장점을 편리하게 이용할 뿐만 아니라 실리카의 표면개질 특성도 그대로 이용할 수 있다는 이중의 장점이 있다. 본 논문에서는 코어/쉘 구조로 안정화된 II-VI 반도체 양자점 층을 아래 그림 1과 같이 실리카 콜로이드 내에 배열한 하이브리드 구조를 소개하고, 이 하이브리드 구조를 표면개질 하여 LED 칩 위에 패키징 함으로써 백색광을 제조한 연구 및 더 나아가 중심에 초상자성 클러스터 핵을 배치하고 이를 둘러싼 실리카 콜로이드 표면 가까이에 양자점 층을 배열한 초상자성 하이브리드 구조를 합성하여 이를 on-site sensor에 적용한 연구 결과를 소개한다.

  • PDF

3D Circuit Visualization for Large-Scale Quantum Computing (대규모 양자컴퓨팅 회로 3차원 시각화 기법)

  • Kim, Juhwan;Choi, Byungsoo;Jo, Dongsik
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.25 no.8
    • /
    • pp.1060-1066
    • /
    • 2021
  • Recently, researches for quantum computers have been carried out in various fields. Quantum computers performs calculations by utilizing various phenomena and characteristics of quantum mechanics such as quantum entanglement and quantum superposition, thus it is a very complex calculation process compared to classical computers used in the past. In order to simulate a quantum computer, many factors and parameters of a quantum computer need to be analyzed, for example, error verification, optimization, and reliability verification. Therefore, it is necessary to visualize circuits that can intuitively simulate the configuration of the quantum computer components. In this paper, we present a novel visualization method for designing complex quantum computer system, and attempt to create a 3D visualization toolkit to deploy large circuits, provide help a new way to design large-scale quantum computing systems that can be built into future computing systems.

A Fast VQ Encoding Algorithm Using Sum of Absolute Difference of Vectors (벡터 차의 절대값 합을 이용한 고속 벡터 부호화 알고리즘)

  • 백성준
    • Proceedings of the Acoustical Society of Korea Conference
    • /
    • 1998.08a
    • /
    • pp.235-237
    • /
    • 1998
  • 벡터양자화기의 부호화 단계에서 계산량을 줄이는 새로운 알고리즘을 제안한다. 벡터양자화기의 부호화는 주어진 입력벡터에 가장 가까운 코드워드를 찾는 것인데 모든 코드워드와 거리계산을 필요로 하기 때문에 많은 계산량이 소요되믈 효율적인 알고리즘이 필요하다. 본 논문에서는 입력벡터와 코드워드와의 유클리디안 거리계산 대신에 벡터 차의 절대값 합을 이용하여 주어진 입력벡터에 최단거리의 코드워드가 될 수 없는 코드워드를 제외함으로써 유클리디안 거리계산을 최소화하여 계산량을 줄이는 알고리즘을 제안된 방법을 고정 소수점 연산을 이용한 DSP 칩에 효과적이며 이는 실험 결과를 통하여 확증할 수 있다.

  • PDF