Storing of Temporal Patterns in Quantized Connection Neural Networks

양자화 결합 뉴럴네트워크를 이용한 시계열 패턴의 기억

본 논문에서는 양자화 결합 네트워크의 시계열 패턴의 기억 특성을 뉴로-칩 상에서 검토하기 위하여, 결합 하중이 $\pm$1 및 0로프로그램 가능한 네트워크를 설계하고 집적화 하였다. 제작된 칩 사이즈는 2.2mm $\times$2.2mm이며 1.2um CMOS 설계기술을 이용하여 7개의 뉴런과 49개의 시냅스 회로를 내장한다. 측정 결과, 설계된 네트워크는 동적 패턴을 성공적으로 기억한다. 또한, 특정한 리미트사이클을 네트워크에 기억시킬 수 있는 결합 하중의 구성방법을 제안한다. 이 방법은 간단한 결합하중과 정밀도의 관점에서 하드웨어 구성에 유용하다.