• 정보보호학회논문지
• /
• 제11권2호
• /
• pp.37-44
• /
• 2001

본 논문에서는 유한체 연산을 바탕으로 하는 타원곡선 암호화 프로세서의 승산기를 효율적으로 구현할 수 있는 구조를 제안한다. 타원곡선 암호알고리즘에 적용된 비도는 193비트로 하드웨어 구현에 유리한 trinomial 다항식을 사용하였다. 제안된 승산기는 trinomial 다항식의 특성을 이용하여 기존의 193bit serial LFSR를 개선한 37bit digit serial 구조를 갖도록 설계하였다. 회로는 합성수준의 VHDL코드와 타원곡선 상에서의 임의의 좌표의 가산식으로부터 만들어진 테스트벡터를 적용하여 기능을 검증하고 회로의 규모를 측정하였다. 검증된 결과는 기존의 LFSR승산기의 30% 면적으로 승산기 구현이 가능하였다

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제10권8호
• /
• pp.223-230
• /
• 2021

ICISC'20에서 발표된 경량 블록암호 PIPO는 비트 슬라이스 기법 적용으로 효율적인 구현이 되었으며, 부채널 내성을 지니기에 안전하지 않은 환경에서도 안정적으로 사용 가능한 경량 블록암호이다. 본 논문에서는 ARM 프로세서를 대상으로 PIPO의 병렬 최적 구현을 제안한다. 제안하는 구현물은 8평문, 16평문의 병렬 암호화가 가능하다. 구현에는 최적의 명령어 활용, 레지스터 내부 정렬, 로테이션 연산 최적화 기법을 사용하였다. 또한 레지스터 내부 정렬을 매 라운드마다 진행하는 구현물과, 정렬을 최소화하는 구현물 두 종류로 구분하여 구현한다. 구현은 A10x fusion 프로세서를 대상으로 한다. 대상 프로세서 상에서, 기존 레퍼런스 PIPO 코드는 64/128, 64/256 규격에서 각각 34.6 cpb, 44.7 cpb의 성능을 가지나, 제안하는 기법 중, 일반 구현물은 8평문 64/128, 64/256 규격에서 각각 12.0 cpb, 15.6 cpb, 16평문 64/128, 64/256 규격에서 각각 6.3 cpb, 8.1 cpb의 성능을 보여준다. 이는 기존 대비 각 규격별로 8평문 병렬 구현물은 약 65.3%, 66.4%, 16평문 병렬 구현물은 약 81.8%, 82.1% 더 좋은 성능을 보인다. 레지스터 최소 정렬 구현물은 8평문 64/128, 64/256 규격에서 각각 8.2 cpb, 10.2 cpb, 16평문 64/128, 64/256 규격에서 각각 3.9 cpb, 4.8 cpb의 성능을 보여준다. 이는 기존 레퍼런스 코드 구현물 대비 각 규격별로 8평문 병렬 구현물은 약 76.3%, 77.2%, 16평문 병렬 구현물은 약 88.7% 89.3% 더 향상된 성능을 가진다.

• 한국소프트웨어감정평가학회 논문지
• /
• 제15권2호
• /
• pp.111-119
• /
• 2019

존 스마트그리드 기기 인증 체계는 DCU와 검침 FEP 및 MDMS에 집중되어 있으며 스마트미터에 대한 인증체계는 확립되지 않은 상황이다. 현재 몇몇 암호칩이 개발되었지만, 낮은 강도의 단순 암호화 수준에 머물러 있어 PKI 인증체계를 완성하기에는 어려움이 있다. 스마트그리드는 기존 전력망과 달리 개방형 양방향 통신을 기반으로 함에 따라 정보보안 취약성이 높아지면서 사고 위험 증가하고 있다. 하지만 스마트미터에는 PKI가 적용되기 어려워, 조작한 패킷을 보내 운영시스템에 거짓 정보 전송으로 시스템 정지 등의 사고가 발생할 가능성 존재한다. 하드웨어 제약사항이 많은 스마트미터에 기존 PKI 인증서를 발급할 경우 인증 및 인증서 갱신이 어렵기 때문에 스마트미터의 열악한 성능(Non-IP 네트워크, 프로세서, 메모리 및 저장소 공간 등)에서도 작동 가능한 초경량 암호 인증 프로토콜을 설계 구현하였다. 실험 결과 Cortex-M3 환경에서도 경량 암호 인증 프로토콜을 빠른 시간 내에 수행 할 수 있었으며, 앞으로 스마트그리드 산업에서의 더 안전한 보안성을 갖춘 인증 시스템을 마련하는데 도움을 줄 수 있을 것으로 기대한다.

• 한국정보통신학회논문지
• /
• 제15권9호
• /
• pp.1993-1999
• /
• 2011

한국기술표준원(KATS)과 국제표준화기구(ISO/IEC)에 의해 표준으로 채택된 블록암호 알고리듬 HIGHT용 저면적/저전력 암호/복호 코어를 설계하였다. HIGHT 알고리듬은 USN, RFID와 같은 유비쿼터스 환경에 적합하도록 개발되었으며, 128 비트 마스터 키를 사용하여 64 비트 평문을 64 비트 암호문으로, 또는 그 역으로 변환한다. 저면적과 저전력 구현을 위해 암호화 및 복호화를 위한 라운드 변환 블록과 키 스케줄러의 하드웨어 자원이 공유되도록 설계를 최적화하였다. 0.35-${\mu}m$ CMOS 표준 셀 라이브러리를 이용한 합성결과, HIGHT64 코어는 3,226 게이트로 구현되었으며, 80-MHz@2.5-V로 동작하여 150-Mbps의 성능을 갖는 것으로 평가되었다.

• 정보보호학회논문지
• /
• 제24권4호
• /
• pp.593-605
• /
• 2014

본 논문에서는 하드웨어로 경량 암호 HIGHT, PRESENT, PRINTcipher를 설계하고 소프트웨어로 암호 운영모드를 구현하여 대칭키 암호에 대한 효율적인 하드웨어/소프트웨어 통합설계 방법을 제안하였다. 우선 효과적인 통합설계 언어인 GEZEL 기반으로 대칭키 암호를 하드웨어로 구현한 후 FSMD 방식의 각 암호 모듈을 unfolding, retiming 등 하드웨어 최적화 이론을 적용하여 성능을 향상시켰다. 또한, 8051 마이크로프로세서에 대칭키 암호 운영모드를 C언어로 구현하여 서로 다른 운영모드를 지원하는 다양한 플랫폼에 적용할 수 있게 하였다. 이때 하드웨어/소프트웨어간의 신뢰성 있는 통신 확립과 통신 간 발생할 수 있는 시간 지연을 막기 위하여 하드웨어의 통신 코어와 암호코어를 분리하여 병렬적으로 수행되어 암호화 연산 수행 중에도 메시지를 송/수신 할 수 있도록 처리하는 개선된 handshake 프로토콜을 사용하여 전체적인 성능을 향상시켰다.

• 한국정보통신학회논문지
• /
• 제7권7호
• /
• pp.1471-1477
• /
• 2003

고속의 수십기가급의 VPN을 구현할 수 있는 제품은 방화벽시스템(Firewall), 라우터, 인터넷 게이트웨이, 원격 접속 서버(Remote Access Server), Windows NT Sewer, VPN 전용 장치 그리고 VPN 소프트웨어 등을 들 수 있지만, 현재까지 어떤 제품 그리고 기술도 지배적인 방법으로 대두되지는 않고 있다. 국내외적으로 수십 Giga급 이상의 VPN 보안장비와 관련된 체계화된 이론의 부족으로 인하여 관련된 연구는 많이 부족한 현실이며, 체계적이고 전문적인 연구를 수행하기 위해서는 많은 연구 활동이 필요하다. 결과적으로 향후 차세대 초고속 네트워크에서의 정보보호와 효과적인 네트워크 자원을 활용하기 위해서는 반드시 수십Giga급 이상의 VPN 보안장비에 대한 연구가 활발히 진행되리라 예상된다. 따라서 본 논문에서는 수십Giga급의 고속 정보보호시스템 구현 시 반드시 필요로 되는 암호화 칩의 성능을 비교 분석하고, 가능성을 제시한다.

• 융합정보논문지
• /
• 제9권1호
• /
• pp.92-98
• /
• 2019

홀로그램 디스플레이 기술의 발전으로 인하여 증강현실에 대한 실감형 콘텐츠를 제공하기 위한 다양한 연구들이 진행되고 있다. 홀로그램용 HMD의 경우 소형의 프로세서에서 증강현실의 객체를 랜더링하여 제공하여야 하기 때문에 저용량의 콘텐츠를 사용해야하는 문제점이 있어 이를 해결하고자 네트워크를 통해 콘텐츠의 리소스를 제공하여 랜더링하는 기술이 필요하다. 기존의 증강현실 시스템의 경우 내부 저장 공간에서 리소스를 불러와 랜더링하기 때문에 콘텐츠 변조의 문제점이 없으나 네트워크를 통해 리소스를 제공할 경우 콘텐츠의 변조, 악의적인 코드 삽입 등 보안의 문제점을 고려해야 한다. 따라서 본 논문에서는 홀로그램 HMD 디바이스에서 증강현실 콘텐츠를 제공함에 있어 보안 기법을 적용한 네트워크 랜더링 기법을 제안한다.

• 정보보호학회논문지
• /
• 제21권2호
• /
• pp.91-100
• /
• 2011

Triple DES(Data Encryption Standard)는 DES의 안전성을 향상시키기 위하여 2번의 DES 암호화와 1번의 DES 복호화를 수행하는 국제 표준 암호 알고리즘이다. 본 논문에서는 Triple DES에서 수행되는 각각의 DES 알고리즘 중 마지막 라운드를 실행시키지 않도록 오류를 주입함으로써 비밀키를 찾아내는 차분 오류 분석(Differential Fault Analysis, DFA)공격을 제안한다. 제안한 공격 방법을 이용하여 시뮬레이션 결과, 9개 정도의 정상-오류 암호문 쌍을 얻을 수 있으면 $2^{24}$번의 비밀 키 전탐색을 통해 3개의 비밀키를 모두 찾을 수 있었다. 또한, ATmega128 칩에 Triple DES 암호 알고리즘을 실제로 구현하고 레이저를 이용한 오류를 주입함으로써 제안 공격이 오류 주입 대응책이 적용되지 않은 범용 마이크로프로세서 칩에 적용 가능함을 검증하였다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제11권6호
• /
• pp.167-174
• /
• 2022

PIPO 경량 블록암호는 ICISC'20에서 발표된 암호이다. 본 논문에서는 32-bit RISC-V 프로세서 상에서 PIPO 경량 블록암호 ECB, CBC, CTR 운용 모드의 단일 블록 최적화 구현과 병렬 최적화 구현을 진행한다. 단일 블록 구현에서는 32-bit 레지스터 상에서 효율적인 8-bit 단위의 Rlayer 함수 구현을 제안한다. 병렬 구현에서는 병렬 구현을 위한 레지스터 내부 정렬을 진행하며, 서로 다른 4개의 블록이 하나의 레지스터 상에서 Rlayer 함수 연산을 진행하기 위한 방법에 대해 설명한다. 또한 CBC 운용모드의 병렬 구현에서는 암호화 과정에 병렬 구현 기법 적용이 어렵기 때문에 복호화 과정에서의 병렬 구현 기법 적용을 제안하며, CTR 운용모드의 병렬 구현에서는 확장된 초기화 벡터를 사용하여 레지스터 내부 정렬 생략 기법을 제안한다. 본 논문에서는 병렬 구현 기법이 여러 블록암호 운용모드에 적용 가능함을 보여준다. 결과적으로 ECB 운용모드에서 키 스케줄 과정을 포함하고 있는 기존 연구 구현의 성능 대비 단일 블록 구현에서는 1.7배, 병렬 구현에서는 1.89배의 성능 향상을 확인하였다.