• 융합정보논문지
• /
• 제7권5호
• /
• pp.123-128
• /
• 2017

나노구조를 갖는 물질들은 나노구조물이 갖는 고유의 체적 대비 높은 표면적 비와 양자 갇힘 효과에 기인하는 독특한 전기적, 광학적, 광전기적, 자기적 특성으로 인하여 많은 주목을 받아왔다. 열화학 기상 증착 공정은 나노 구조물의 성장과정에서 다양한 구조를 갖는 나노소재의 합성 능력 때문에 더욱 주목을 받아왔다. 본 연구에서는 두 영역 열화학 기상 증착법과 소스 물질 $TiO_2$ 파우더를 이용하여 VLS 공정으로 Si\$SiO_2$(300 nm)\Pt(5~40 nm) 기판 위에 실리콘 옥사이드 나노와이어를 성장시켰다. 성장된 실리콘 옥사이드 나노와이어의 형상과 결정학적 특성을 전계방출 주사전자현미경과 투과전자현미경으로 분석하였다. 분석결과, 성장된 실리콘 옥사이드 나노와이어의 형상인 지름과 길이는 촉매 박막의 두께에 의존하여 다른 모양을 나타내었다. 또한 성장된 실리콘 옥사이드 나노와이어는 비정질 상을 갖는 것으로 분석되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.213.2-213.2
• /
• 2015

모바일 기기의 성장세로 인해 낸드 플래시 메모리에 대한 수요가 급격히 증가하면서 높은 집적도의 소자에 대한 요구가 커지고 있다. 그러나 기존의 MOSFET 구조의 소자는 비례 축소에 의한 게이트 누설 전류, 셀간 간섭, 단 채널 효과 같은 여러 어려움에 직면해 있다. 특히 트윈 실리콘 나노 와이어 전계 효과 트랜지스터 (TSNWFETs)는 소자의 크기를 줄이기 쉬우며 게이트 비례 축소가 용이하여 차세대 메모리 소자로 각광받고 있다. 그러나 TSNWFETs의 공정 방법과 실험적인 전기적 특성에 대한 연구는 많이 이루어 졌지만, TSNWFETs의 전기적 특성에 대한 이론적인 연구는 많이 진행되지 않았다. 본 연구는 직경의 크기가 다른 나노 와이어를 사용한 TSNWFETs의 전기적 특성에 대해 이론적으로 계산하였다. TSNWFETs과 실리콘 나노 와이어를 사용하지 않은 전계 효과 트랜지스터(FET)를 3차원 시뮬레이션 툴을 이용하여 계산하였다. TSNWFETs와 FETs의 드레인 전류와 문턱전압 이하 기울기, 드레인에 유기된 장벽의 감소 값, 게이트에 유기된 드레인 누설 전류 값을 이용하여 전류-전압 특성을 계산하였다. 이론적인 결과를 분석하여 TSNWFETs의 스위칭 특성과 단 채널 효과를 최소화하는 특성 및 전류 밀도를 볼 수 있었으며, 나노 와이어의 직경이 감소하면 증가하는 드레인에 유기된 장벽의 감소를 볼 수 있었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.36.2-36.2
• /
• 2011

최근 나노기술의 비약적인 발전을 바탕으로 그 동안 구현이 쉽지 않았던 마이크로-나노 단위의 생체모사(biomimetics) 기술이 큰 각광을 받고 있다. 그 중에서도 특히 연잎 효과(lotus-effect)로 대표되는 접촉각 $150^{\circ}$ 이상의 초소수성(superhydrophobicity) 표면 구현은 생물, 화학, 물질 등의 다양한 분야에 있어 큰 사용가치를 가지기 때문에 연구가 전세계적으로 활발히 진행되고 있다. 초소수성을 가지는 표면을 구현하기 위해서는 표면의 화학적인 조성을 변화시켜 표면의 거칠기를 증대시키는 방법과 표면에너지를 낮추는 방법으로 구분될 수 있으며, 이를 위해 표면에 나노구조체를 형성시켜 표면 거칠기를 증대시키는 방법과 silane 계열의 자가-형성 단일막(Self-assembled monolayer)을 코팅하여 표면에너지를 낮추는 방법이 사용되어 왔다. 그러나 표면에 나노구조체를 형성시키는 과정에서 비싼 공정 비용이 발생하며, 대면적 구현이 쉽지 않다는 단점이 있으며, silane 계열의 자가-형성 단일막의 경우에는 제거가 쉽지 않아 추후 다양한 소자에의 적용이 어렵다는 단점을 가지고 있다. 본 연구에서는 무전해 식각법(Aqueous Electroless Etching)을 이용하여 대면적으로 합성시킨 실리콘 나노와이어의 표면 산소 흡착 처리를 통해 $156^{\circ}$ 이상의 초소수성 표면을 구현하였다. 액상 기반으로 형성된 실리콘 나노와이어의 표면은 열처리 공정을 통해 OH-기에서 O-기로 치환되어 낮은 표면에너지를 가지게 되며, 낮아진 표면에너지와 산화과정에서 증대된 표면 거칠기를 통해 Wenzel-state의 초소수성 표면 성질을 보였다. 변화된 나노와이어의 표면 거칠기는 주사전자현미경 (FE-SEM)과 주사투과현미경 (HR-TEM)을 통해 관찰되었다. 또한, 나노와이어의 길이와 열처리 공정 조건에 따라 나노와이어의 표면을 접촉각 $0^{\circ}$의 초친수성(superhydrophilicity) 특성부터 접촉각 $150^{\circ}$ 이상의 초소수성 특성까지 변화시킬 수 있었으며, 나노와이어의 길이에 따라 표면 난반사율을 조절하여 90% 이상의 매우 높은 흡수율을 가지는 나노와이어 표면을 구현할 수 있었다. 이러한 산소 흡착법을 이용한 초소수성 표면 구현은 기존 자가-형성 단일막 코팅을 이용한 방법에 비해 소자 제작 및 활용에 있어 매우 유리하며, 바이오칩, 수광소자 등의 다양한 응용 분야에 적용 가능할 것으로 예상된다.

• EDISON SW 활용 경진대회 논문집
• /
• 제5회(2016년)
• /
• pp.365-367
• /
• 2016

나노와이어 FET은 natural length가 작아 단채널 효과가 MOSFET에 비해 줄어든다는 장점이 있어 미래의 소자 구조로 주목 받고 있다. 그런데 나노와이어 FET을 공정할 때 채널 etching에서 채널이 완벽하게 원형 구조를 가지는 것이 어렵다. 본 논문에서는 gate-all-around 실리콘 나노와이어 FET의 aspect ratio에 따른 트랜지스터의 특성 변화를 알아 보았다. 시뮬레이션 결과, aspect ratio가 작을수록 나노와이어 FET에서의 단채널 효과가 줄어드는 경향을 보였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.36.1-36.1
• /
• 2011

1차원 양자 구속 효과로 인해 우수한 전하 전송 특성을 갖는 나노선을 차세대 전자소자에 응용하기 위한 일환으로, 실리콘 기판 상에 동일한 실리콘 나노선을 성장하고 이의 미세구조 특징을 분석하였다. 실리콘 나노선은 Au 시드층을 형성한 후 화학기상증착법을 이용한 VLS (vapor-liquid-solid) 공법으로 성장시켰으며, 시드층의 크기에 따른 나노선의 구조 특성을 이미지 프로세싱을 통해 통계분석하였다. 성장된 실리콘 나노선의 결정구조와 성분을 고해상도 투과전자현미경과 EDAX를 이용하여 분석하였으며, 성장 온도 조건에 따른 나노선의 morphology 특성도 실시하였다. 그 결과 Au 시드층의 성분이 나노선과 기판의 계면에서 상당 부분 잔류함과, 성장된 나노선에는 쌍정 결함(twin defect) 등의 결정구조 변화가 수반됨을 알 수 있었다. 또한 금속 시드층의 평균 입도와 성장 온도 및 소스 가스 유량 조절함으로써 실리콘 나노선의 직경과 길이를 최적화 할 수 있었다. 이를 통해 향후 공정 스케일 다운의 한계 상황에 도달하고 있는 반도체 트랜지스터 소자를 대체할 수 있는 나노선 반도체 소자에 대한 공정기술 개발과 이를 이용한 다양한 응용 분야도 동시에 제시할 수 있게 되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.408-408
• /
• 2012

반세기가 지나는 동안 우리는 반도체의 크기가 계속해서 작아지는 것을 경험해왔다. 반도체 디바이스들의 차원이 100 nm 이하로 작아지면서, 나노와이어나 나노튜브로 이루어진 나노 소자들은 필연적으로 양자효과[1] 같은 저차원효과가 나타나게 된다. 특히 1차원 반도체 구조에서는 전자상태 밀도의 변화에 수반되는 전자-포논의 상호작용이 감소되어 전자이동도가 증가할 것으로 예측되었고, 이러한 이동도의 증가는 그동안 나노와이어나 나노튜브의 전기 전도도 증가가 일어난 실험적 데이터를 설명하는 이론적 받침이 되었다[2]. 한편 일차원 반도체 구조 체에서는 채널의 저차원화에 따른 전기장의 불균일성이 심화되고 이로 인하여 벌크와 매우 다른 전기수송 특성이 나타날 수 있는데 이러한 점이 그동안 간과되어 왔다. 본 연구에서는 시뮬레이션을 통하여 양자효과를 배제한 정전기적인 저차원 효과만으로도 전기 전도도가 증가할 수 있음을 보이고자 한다. 우리는 푸아송 방정식과 표동-확산 방정식을 SILVACO사의 ATLAS 3D 시뮬레이터를 이용하여 풀었다. 이 시뮬레이션에 사용된 실리콘 나노와이어는 길이를 $2{\mu}m$로 고정시키고 다양한 정사각형 단면적을 가진 구조로 하였다. 여기서 정사각형의 한변을 10nm 에서 100 nm까지 변화시켰다. 실리콘 채널의 도핑농도가 $1{{\times}}1016cm-3$일 경우, 낮은 전압, 즉 < 0.5 V 이하 영역에서는 벌크와 같은 선형적인 전류-전압 특성이 나타나지만, 그 이상의 전압 영역에서는 전류-전압 그래프가 위로 휘어지며(super-linear) 전기전도도가 확연히 증가함을 알 수 있었다. 예를 들어 2 V에서는 벌크에 비하여 흐르는 전류가 2배나 더 향상되었다. 이런 비선형적인 성질은 높은 전압을 인가하였을 때 나노와이어 채널 전반에 걸쳐 charge neutrality가 깨지게 되고 전하밀도가 증가하여 전도도 증가가 일어나는 것으로 밝혀졌다. 이 결과는 기존의 나노선에서의 전기전도도 증가 현상을 설명할 수 있는 대안을 제공할 수 있다.

• 한국진공학회지
• /
• 제22권2호
• /
• pp.105-110
• /
• 2013

Vapor-Liquid-Solid 방법을 이용하여 다양한 성장온도와 V/III 비율 아래 $In_xGa_{1-x}As$ 나노와이어를 실리콘 (111) 기판 위에 성장하였다. 나노와이어 성장은 화학기상증착(MOCVD)장치를 이용하였으며, 나노와이어의 구조적 특성은 주사전자현미경 및 투과전자현미경을 이용하여 분석하였다. 나노와이어의 조성비 분포를 확인하기 위하여 투과전자현미경에 장착된 Energy dispersive X-ray 분석기로 나노와이어의 길이에 따른 In과 Ga의 조성비를 측정하였다. 성장온도와 V/III 비율이 올라갈수록 In 조성비가 나노와이어 내부에서 크게 변하는 것을 확인하였는데, 이는 Vapor-Solid 방식에 의한 나노와이어 표면에서의 성장이 증가하기 때문으로 이해된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2008년도 제34회 동계학술대회 초록집
• /
• pp.112-112
• /
• 2008

• 대한전자공학회논문지SD
• /
• 제47권9호
• /
• pp.24-29
• /
• 2010

본 논문에서는 30 nm 채널 길이와 5 nm의 채널 반지름을 갖는 실리콘 기반의 나노와이어 MOSFET의 고주파 모델링을 다루고 있다. 3차원 소자 시뮬레이션을 이용하여 실리콘 나노와이어 MOSFET의 Y-parameter와 Z-parameter를 100 GHz까지 확보하였으며 이를 이용하여 모델 파라미터에 필요한 수식을 구하였다. 모델과 파라미터 추출 수식을 이용하여 회로 검증용 tool인 HSPICE에 의하여 검증이 이루어졌으며 quasi-static 기반의 고주파 모델이 100 GHz의 높은 주파수까지도 소자의 특성을 정확히 예측함을 확인하였다. 모델 검증은 MOSFET의 포화 영역 ($V_{gs}$ = $_{ds}$ = 1 V)과 선형 영역 ($V_{gs}$ = 1 V, $V_{ds}$ = 0.5 V)의 바이어스 조건에서 이루어졌으며 두 바이어스 조건에서의 Y-parameter에 대한 모델의 오차는 약 1 %로 매우 작은 값을 보여 준다.

• 전자공학회논문지
• /
• 제53권3호
• /
• pp.39-45
• /
• 2016

본 논문에서는 게르마늄 응축 공정을 모델링하고 공정을 적용한 나노와이어 구조의 게르마늄 PMOSFET의 특성을 소자 시뮬레이션을 통하여 확인하였다. 기존의 연구 결과들을 토대로 하여 모델링을 수행한 결과, 게르마늄 응축 공정 과정에서 얻게 되는 벌크 영역에서의 게르마늄 농도($C_B$)에 대한 실리콘 게르마늄-실리콘 산화막 계면에서의 게르마늄 농도의 비율($C_S$)은 약 4.03, 해당 공정 온도에서 게르마늄 원자의 유효 확산 계수($D_{eff}$)은 약 $3.16nm^2/s$으로 추출되었다. 나아가, 게르마늄 응축 공정을 통하여 구현할 수 있는 실리콘 코어 상에 얇은 게르마늄 채널을 갖는 나노와이어 채널 구조의 PMOSFET을 설계하고 성능을 분석하였다. 이를 통하여, 전영역을 실리콘으로 혹은 게르마늄으로 하는 채널을 갖는 소자에 비하여 실리콘 코어-게르마늄 채널의 동축 이종접합 채널을 갖는 소자가 우수한 특성을 가질 수 있음을 확인하였다.