• ETRI Journal
• /
• v.11 no.4
• /
• pp.119-127
• /
• 1989

다결정 실리콘 위에 열산화 방법을 통해 형성된 산화막(polyoxide)은 기억소자에서의 capscitor 절연막이나, EPROM(Erasable Programmable Read Only Memory)과 EEPROM(Electrically EPROM) 소자의 tunneling 산화막으로 사용된다. 이러한 polyoxide 절연막은 낮은 누설전류, 높은 절연파괴전기장, 높은 절연파괴 전류밀도등의 특성을 가져야 한다. 본 논문에서는 ployoxide의 형성조건에 따른 polyoxide의 전기적인 특성에 대하여 연구하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.225.2-225.2
• /
• 2013

실리콘기반의 광전변환 소자는 소자공정의 편의성, 소자 신뢰성, 화학적 안정성, 그리고 저가경쟁력 등의 이점 때문에 수 십 년간 널리 연구되어 왔다. 그러나, 실리콘 재료의 경우 높은 굴절률로 인해 표면에서 높은 광 반사도를 가지고 있다. 일반적으로, 태양전지의 광전변환 효율은 빛이 서로 다른 유전율을 가진 계를 통과할 때 발생하는 계면반사로 인한 물리적인 한계를 가진다. Indium Tin Oxide (ITO)는 발광 다이오드, 태양전지, 그리고 광 검출기 등의 광소자에 적용하기 위해 수 년간 투명전도 산화막 재료로서 연구되어 왔다. ITO의 뛰어난 광학적, 전기적 특성은 높은 투과도와 낮은 전기 전도도를 요구하는 소자 응용에 대해 유망한 후보로 거듭나게 했다. 게다가, ITO의 굴절률은 대략 2정도이다. 그 결과, ITO는 반도체 기반 태양전지의 무반사 코팅 소재로서도 장점을 가지고 있다. 본 연구는 전자빔 증착법으로 경사입사 증착을 하여 실리콘 기반 태양전지에 증착될 ITO 박막의 굴절률을 조절한다. 여기서, 실리콘의 굴절률은 대략 3.5정도이다. 그러므로, 더 나은 광학적 특성을 가지기 위해 다층으로 올려진 ITO 박막이 점진적인 굴절률 변화를 가지는 것을 필요로 한다. 점진적 굴절률 변화를 가진 무반사 박막이 실리콘 태양전지의 특성에 미치는 영향을 평가하기 위해 광전변환 효율을 측정하였다. 증착된 박막의 굴절률과 표면형상은 각각 타원편광분석과 Atomic Force Microscopy (AFM)을 통해 분석되었다. 또한, 소자의 단면형상은 Scanning Electron Microscopy (SEM)으로 측정되었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.215-215
• /
• 2010

실리콘 산화막 ($SiO_2$)의 성장 과정에서 발생하는 $SiO_2$ 층에 포획된 전자-정공, Si-$SiO_2$ 계면 영역의 산화물 고정 전하와 Si-$SiO_2$ 계면의 표면 준위에 포획된 전하와 같은 $SiO_2$ 의 결점에 의해 전계효과 트랜지스터 소자의 전기적 특성을 저하하여 신뢰성을 높이는데 한계점이 발생한다. $SiO_2$ 의 결점에 의한 전계효과 트랜지스터 소자의 전기적 특성 변화에 대한 연구는 활발히 진행되었으나, 전계효과 트랜지스터 소자에서 셀 사이즈가 감소함에 따라 전기적 특성에 대한 연구는 많이 진행되지 않았다. 본 연구에서는 산화나 산화 후 열처리 과정 동안에 생기는 Si-$SiO_2$ 계면에서의 산화물 고정 전하의 위치에 따른 전계효과 트랜지스터 소자의 전기적 특성 변화를 TCAD 시뮬레이션 툴인 Sentaurus를 사용하여 관찰하였다. Si-$SiO_2$ 계면 근처의 실리콘 산화물내에 위치시킨 양전하를 산화물 고정 전하로 가정하여 시뮬레이션 하였다. 또한 40 nm의 전계효과 트랜지스터 소자에서 산화물 고정 전하의 위치를 실리콘 산화 막의 가장자리부터 중심으로 10 nm씩 각각 차이를 두고 비교해 본 결과, $SiO_2$의 가장 자리보다 $SiO_2$의 한 가운데에 산화물 고정 전하가 고정되었을 때 전류-전압 특성 곡선에서 문턱전압의 변화가 더 뚜렷함을 알 수 있었다. 산화물 고정 전하를 Si-$SiO_2$ 계면으로부터 1~5 nm 에 각각 위치시켜 계산한 결과 산화물 고정 전하에 의해 문턱 전압이 전류-전압 특성 곡선에서 낮은 전압쪽으로 이동하였고, 산화물 고정 전하가 Si-$SiO_2$ 계면에 가까울수록 문턱 전압의 변화가 커졌다. 이는 전계효과 트랜지스터 소자에서 Si-$SiO_2$ 계면의 산화물 고정 전하에 의해 실리콘의 전위가 영향을 받기 때문이며, 양의 계면전하는 반도체의 표면에서의 에너지 밴드를 아래로 휘게 만들어 문턱전압을 감소하였다.

• Journal of Sensor Science and Technology
• /
• v.12 no.5
• /
• pp.218-224
• /
• 2003

The devices of n-channel poly silicon thin film transistors(TFTs) hydrogenated by plasma, $H_2$ and $H_2$/plasma processes are fabricated. The carriers sensitivity characteristics are analyzed with voltage bias stress at the gate oxide. The parametric sensitivity characteristics caused by electrical stress conditions in hydrogenated devices are investigated by measuring the drain current, threshold voltage($V_{th}$), subthreshold slope(S) and maximum transconductance($G_m$) values. As a analyzed results, the degradation characteristics in hydrogenated n-channel polysilicon thin film transistors are mainly caused by the enhancement of dangling bonds at the poly-Si/$SiO_2$ interface and the poly-Si grain boundary due to dissolution of Si-H bonds. The generation of traps in gate oxide are mainly dued to hot electrons injection into the gate oxide from the channel region.

• Journal of the Korean Vacuum Society
• /
• v.3 no.3
• /
• pp.322-330
• /
• 1994

다결정실리콘 위에 저압 화학 증착법으로 비정질 WSix를 증착시킨 후에 질소 분위기, 87$0^{\circ}C$ 온 도에서 2시간 동안 열처리를 실시하여 결정화를 이룩한 다음 표면의 산화막을 희석된 불산용액으로 제 거한 후 산화를 실시하면 이상산화막이 형성이 되었다. 이와 같은 이상산화막 형성은 산화 공정전에 P 또는 As 이온 주입을 실시함으로써 억제되고 있었으며 P이온 주입 처리가 As 이온조입보다 이상산화 막 발생 억제에 보다 효율적임이 확인되었다. P이온 주입처리가 보다 효과적인 것은 산화시 산화막내에 형성되는 P2O5 가 산화막의 용융점을 크게 낮추어 양질의 산화막을 형성하는 데 기인하는 것으로 여겨 진다. 마지막으로 이온주입 처리에 의하여 비정질화된 텅스텐 실리사이드 표묘의 산화 기구에 대하여 제안하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.142-142
• /
• 2010

본 논문은 단결정 및 다결정 실리콘 기판 상에 아산화질소 플라즈마 처리를 통하여 형성한 초박형 실리콘 옥시나이트라이드 박막의 특성과 이의 어플리케이션에 관한 것이다. 초박형 절연막은 현재 다양한 전자소자의 제작과 특성 향상을 위하여 활용되고 있으나 일반적인 화학 기상 증착 방법으로는 균일도를 확보하기 어려운 문제점을 가지고 있다. 디스플레이의 구동소자로 활용되는 박막 트랜지스터의 특성 향상과 비휘발성 메모리 소자의 터널링 박막에 응용하기 위하여 초박형 실리콘 옥시나이트라이드 박막의 증착과 이의 특성을 분석하였고, 실제 어플리케이션에 적용하였다. 실리콘 산화막과 실리콘 계면상에 존재하는 질소는 터널링 전류와 결함 형성을 감소시키며, 벌크 내에 존재하는 질소는 단일 실리콘 산화막에 비해 더 두꺼운 박막을 커패시턴스의 감소없이 이용할 수 있는 장점이 있다. 아산화질소 플라즈마를 이용하여 활성화된 질소 및 산소 라디칼들이 실리콘 계면을 개질하여 초박형 실리콘 옥시나이트라이드 박막을 형성할 수 있다. 플라즈마 처리 시간과 RF power의 변화에 따라 형성된 실리콘 옥시나이트라이드 박막의 두께 및 광학적, 전기적 특성을 분석하였다. 아산화질소 플라즈마 처리 방법을 사용한 실리콘 옥시나이트라이드 박막을 시간과 박막 두께의 함수로 전환해보면 초기적으로 증착률이 높고 시간이 지남에 따라 두께 증가가 포화상태에 도달함을 확인할 수 있다. 아산화질소 플라즈마 처리 시간의 변화에 따라 형성된 박막의 전기적인 특성의 경우, 플라즈마 처리 시간이 짧은 실리콘 옥시나이트라이드 박막의 경우 전압의 변화에 따라 공핍영역에서의 기울기가 현저히 감소하며 이는 플라즈마에 의한 계면 손상으로 계면결합 전하량이 증가에 기인한 것으로 판단된다. 또한, 전류-전압 곡선을 활용하여 측정한 터널링 메카니즘은 2.3 nm 이하의 두께를 가진 실리콘 옥시나이트라이드 박막은 직접 터널링이 주도하며, 2.7 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막은 F-N 터널링이 주도하고 있음을 확인할 수 있다. 결론적으로 실리콘 옥시나이트라이드 박막을 활용하여 전기적으로 안정한 박막트랜지스터를 제작할 수 있었으며, 2.5 nm 두께를 경계로 터널링 메커니즘이 변화하는 특성을 이용하여 전하 주입 및 기억 유지 특성이 효과적인 터널링 박막을 증착하였고, 이를 바탕으로 다결정 실리콘 비휘발성 메모리 소자를 제작하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.446-446
• /
• 2009

표면 패시베이션 기술로 이용되는 수소화된 실리콘 질화막은 제조원가의 절감을 위한 실리콘 기판재료의 두께 감소에 따른 특성상의 문제점을 해결하기 위해 중요한 영향을 미치는 요소이다. 실리콘 질화막은 강한 기계적 강도, 우수한 유전적 특성, 수문에 의한 부식과 유동적 이온에 대한 우수한 저항력 때문에, 반도체 소자 산업에서 널리 사용되고 있다. 수소화된 실리콘 질화막은 반사방지 특성과 함께 표면 패시베이션의 질을 향상시킬 수 있다. 굴절률 1.9 ~ 2.3 범위에서 쉽게 변화 가능한 수소화된 실리콘 질화막은 굴절률 1.4 ~ 1.5 사이의 열적 산화막 보다 효과적인 반사방지막이다. 수소화된 실리콘 질화막을 사용한 태양전지에서는 효율을 높이기 위해서 기판 표면에서의 케리어 재결합이 억제되어져야한다. 또한, 수소화된 실리콘 질화막은 최적화된 두께와 굴절률을 가져야한다. 본 연구에서는 고효율 태양전지에 적용하기 위해 반송자 수명이 향상된 수소화된 실리콘 질화막을 플라즈마 화학 기상 증착법을 이용하여 증착하였다. 박막은 $250^{\circ}C\;{\sim}\;450^{\circ}C$에서 증착되었으며 증착된 박막은 1.94 to 2.05 굴절률 값을 가지고 있다. 반송자 수명을 증가시키기 위해 $650^{\circ}C\;{\sim}\;950^{\circ}C$에서 어닐링 하였고 반송자 수명을 측정하여 패시베이션 특성을 분석하였다. 수소화된 실리콘 질화막은 $850^{\circ}C$의 어닐링 온도와 굴절률 2.0 조건에서 가장 좋은 반송자 수명을 나타냈다.

• Korean Journal of Materials Research
• /
• v.10 no.3
• /
• pp.212-217
• /
• 2000

Dielectric thin films for TFT(thin film transistor)s, such as silicon nitride$(Si_3N_4)$ and silicon oxide$(SiO_2)$, are usually deposited at $200~300^{\circ}C$. In this study, authors have tried to form dielectric films not by deposition but by oxidation with ECR(Electron Cyclotron Resonance) oxygen plasma, to improve the interface properties was not intensionally heated during oxidation. THe oxidation was performed consecutively without breaking vacuum after the deposition of a-Si: H films on the substrate to prevent the introduction of impurities. In this study, especially pulse mode of microwave power has been firstly tried during FCR oxygen plasma formation. Compared with the case of the continuous wave mode, the oxidation with the pulsed ECR results in higher quality silicon oxide$SiO_X$ films in terms of stoichiometry of bonding, dielectric constants and surface roughness. Especially the surface roughness of the pulsed ECR oxide films dramatically decreased to one-third of that of the continuous wave mode cases.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.27 no.10
• /
• pp.106-112
• /
• 1990

The progress of oxidation of a porous silicon layer(PSL) was studied by examining the temperature dependence of the oxidation and the infrared absorption spectra. Thick OPSL(oxidized porous silicon layer). which has the same properties as thermal $SiO_{2}$ of bulk silicon, is formed in a short time by two steps wet oxidation of PSL at $700^{\circ}C$, 1 hr and $1100^{\circ}C$, 1 hr. Etching rate, breakdown strength of the OPSL are strongly dependent on the oxidation temperature, oxidation atmosphere. And its breakdown field was ${1\MV/cm^-2}$ MV/cm The oxide film stress was determined through curvature measurement using a dial gauge. During oxidation at temperature above $1000^{\circ}C$ in dry $O_{2}$, stress on the order of ${10^9}\dyne/{cm^2}{-10^10}\dyne/{cm^2}$ are generated in the OPSL.

• Journal of the Korean Institute of Telematics and Electronics T
• /
• v.36T no.1
• /
• pp.13-18
• /
• 1999

The trap density by the stress bias in silicon oxides with different thicknesses has been investigated. The trap density by stress bias was shown to be composed of on time current and off time current. The on time trap density was composed of dc current. The off time trap density was caused by the tunneling charging and discharging of the trap in the interfaces. The on time trap density was used to estimate to the limitations on oxide thicknesses. The off time trap density was used to estimate the data retention in nonvolatile memory devices.