• 제목/요약/키워드: 신호최적화

검색결과 948건 처리시간 0.027초

심도영역 속도모델 구축을 위한 구조보정 속도분석(MVA) 기술의 탄성파 현장자료 적용성 연구 (A Study on Field Seismic Data Processing using Migration Velocity Analysis (MVA) for Depth-domain Velocity Model Building)

  • 손우현;김병엽
    • 지구물리와물리탐사
    • /
    • 제22권4호
    • /
    • pp.225-238
    • /
    • 2019
  • 최적의 심도 영역 속도를 도출하기 위한 구조보정 속도분석(MVA, migration velocity analysis) 기법을 해양에서 취득한 원거리 다중채널 탄성파 자료에 적용하여 그 효용성을 확인한다. 지금까지 통상적으로 수행된 시간 영역 자료처리 결과는 지질학적 층서해석에는 무리 없는 결과이나, 어느 정도 가능성이 있는 플레이나 리드 지역에서의 유가스 탐사에서는 저류층 지질모델 구축, 시추 설계, 매장량 계산에서 반드시 심도 영역 속도 구조와 영상이 필요하다. 데이터 영역에서 근사 방식을 사용한 공통 중간점 기반 속도 분석으로부터 도출한 속도는 처음부터 오차를 내재하여 불확실성이 높다. 반면에, 이를 보완해 줄 검층 자료가 없는 상황에서 실측 규모의 속도 구조를 도출하는데 있어 이미지 영역 구조보정 속도분석 기법은 상당히 효율적인 방법이다. 이 연구에서는 해양에서 취득한 다중 채널 탄성파자료에 대해 합리적인 결과를 도출하기 위해 시간 영역에서 신호의 품질을 최적화하고, 이 자료에 대하여 반복적으로 MVA 기법을 적용함으로써 심도영역 속도 및 구조보정 단면도를 도출하였다. 시간 영역 속도를 단순히 Dix 방정식에 의해 심도영역으로 변환한 속도를 이용하여 생성한 결과(공통 수신점 모음도 및 중합 단면도)와 MVA 기법을 이용한 심도영역 자료처리를 통해 도출된 속도를 이용하여 생성한 결과를 비교함으로써, 심도영역 결과가 보다 합리적임을 확인하였다. 심도 영역으로 도출된 속도는 중합전 심도 구조보정에 바로 사용될 수 있을 뿐만 아니라, 현장 자료의 파형역산 적용 시 초기 모델로 활용함으로써 역산 수행 과정에서 발생할 수 있는 국부 최소(local minima) 문제를 최소화할 수 있다.

Candida tropicalis의 2단계 유가식 배양에 의한 Xylitol 생산의 최적화 (Optimization of Xylitol Production by Candida tropicalis in Two-stage Fed-batch Culture)

  • 유연우;조영일;서진호
    • KSBB Journal
    • /
    • 제17권1호
    • /
    • pp.93-99
    • /
    • 2002
  • C. tropicalis ATCC 20336을 이용하여 높은 수율과 생산성으로 xylitol을 생산하기 위하여 glucose 배지에서 짧은 시간에 고농도로 세포를 배양한 후에 xylose를 첨가하여 xylitol로 전환하는 2단계 유가식 발효공정에 관한 연구를 수행하였다. Cell growth-stage에서의 배지공급 방법으로는 glucose가 모두 고갈된 후에 pH가 5.7 이상으로 올라가는 것을 신호로 glucose를 첨가하는 pH-stat 방법으로 18.5시간 배양에 의하여 67.9 g/L의 세포 농도를 얻었으며, ethanol 생성은 1.0 g/L로 매우 낮았다. Production-stage에서 최적의 초기 xylose 농도는 150 g/L이었으며, 이때에 2 g/L ($NH_4)_2SO_4$, 1 g/L $K_2HPO_4$, 0.2 g/L $MgSO_47H_2$O로 구성된 mineral salt를 2회 첨가에 의하여 xylitol의 생성이 향상되었다 그러나 0.2 vvm에서 1.0 vvm 사이의 통기조건에서는 xylitol의 생산에 큰 영향을 미치지 못하였다. 반면에 production-stage에서 yeast extract를 10 g/L가 되도록 첨가한 경우에 xylitol 수율과 생산성이 큰 폭으로 증가하였다. 즉 xylose 농도가 약 150 g/L이 되도록 232.5 g의 xylose를 2회 첨가한 경우에 배양액의 최종 부피는 1.67 L이 되었고, 이때의 xylitol 농도는 193 g/L이었으며, 수율은 70%이고 생산성은 3.55 g/L.h이었다.

비례축소인자를 가진 2단 SOVA를 이용한 터보 복호기의 설계 (Implementation of Turbo Decoder Based on Two-step SOVA with a Scaling Factor)

  • 김대원;최준림
    • 대한전자공학회논문지SD
    • /
    • 제39권11호
    • /
    • pp.14-23
    • /
    • 2002
  • 본 논문에서는 SOVA(Soft Output Viterbi Algorithm)를 이용한 터보 복호기의 최적화된 설계를 위하여 두 가지 방법을 적용하고 검증하였다. 첫 번째 방법은 생존 경로를 찾기 위한 역추적9trace back) 회로와 2단 SOVA의 가중치 인자(weighting factor)를 찾기 위한 2단 역추적 회로를 동시에 적용시키는 것이다. 이 방법을 적용할 경우 두 단계의 기능을 동시에 수행하도록 하여 레지스터 교환 방식 혹은 역추적 회로만을 적용한 SOVA 디코더보다 속도와 면적의 효율성을 높일 수 있다. 두 번째 방법은 비례 축소 인자만을 적용한 SOVA 디코더보다 속도와 면적의 효율성을 높일 수 있다. 두 번째 방법은 비례 축소 인자(scalling factor)를 적용하여 디코더의 수행 시 발생된 왜곡을 보상하는 것이다. 이 방법을 부호율 1/3, 256 비트의 프레임 사이즈를 가지는 8-state SOVA 디코더에 적용하여 0.25에서 0.33사이의 비례 축소 인자 값을 얻을 수 있었다. 이에 따라 10E-4의 BER(에러율)에서 비례 축소인자가 없는 시스템에 비해 2dB의 SNR(신호 대 잡음비) 성능 향상이 있었다. 이렇게 제시된 방법을 바탕으로 Xillinx XCV 1000E FPGA를 이용하여 검증한 결과 256비트 프레임 사이즈의 경우 최대 33.6MHz 주파수에서 동작하였으며, 845 클럭의 지연속도를 가지고 175K개의 케이트 수를 가지는 단일 칩으로 동작을 검증하였다.

Self Calibration Current Bias 회로에 의한 10-bit 100 MSPS CMOS D/A 변환기의 설계 (A 10-bit 100 MSPS CMOS D/A Converter with a Self Calibration Current Bias Circuit)

  • 이한수;송원철;송민규
    • 대한전자공학회논문지SD
    • /
    • 제40권11호
    • /
    • pp.83-94
    • /
    • 2003
  • 본 논문에서는 빠른 정착시간을 갖는 전류셀(Current Cell) 매트릭스의 구조와 출력의 Gain error를 보정할 수 있는 Self calibration current bias 회로의 기능을 가진 고성능 10-bit D/A 변환기를 제안한다. 매트릭스 구조 회로의 복잡성으로 인한 지연시간의 증가 및 전력 소모를 최소화하기 위해 상위 6MSB(Most Significant Bit)전류원 매트릭스와 하위 4LSB(Least Significant Bit)전류원 매트릭스로 구성된 2단 매트릭스 구조로 설계되어 있다. 이러한 6+4 분할 구조를 사용함으로써 전류 원이 차지하는 면적과 Thermometer decoder 부분의 논리회로를 가장 최적화 시켜 회로의 복잡성과 Chip 사이즈를 줄일 수 있었고 낮은 Glitch 특성을 갖는 저 전력 D/A 변환기를 구현하였다. 또한 self Calibration이 가능한 Current Bias를 설계함으로서 이전 D/A 변환기들의 칩 외부에 구현하던 Termination 저항을 칩 내부에 구현하고 출력의 선형성 및 정확성을 배가시켰다. 본 연구에서는 3.3V의 공급전압을 가지는 0.35㎛ 2-poly 4-metal N-well CMOS 공정을 사용하였고, 모의 실험결과에서 선형성이 매우 우수한 출력을 확인하였다. 또한 소비전력은 45m W로 다른 10bit D/A 변환기에 비해 매우 낮음을 확인 할 수 있었다. 실제 제작된 칩은 Spectrum analyzer에 의한 측정결과에서 100㎒ 샘플링 클럭 주파수와 10㎒ 입력 신호 주파수에서 SFDR은 약 65㏈로 측정되었고, INL과 DNL은 각각 0.5 LSB 이하로 나타났다. 유효 칩 면적은 Power Guard ring을 포함하여 1350㎛ × 750 ㎛ 의 면적을 갖는다.

반도체 광증폭기를 이용한 전계흡수 광변조기 비선형성 보상 (Nonlinearity Compensation of Electroabsorption Modulator by using Semiconductor Optical Amplifier)

  • 이창현;손성일;한상국
    • 대한전자공학회논문지SD
    • /
    • 제37권5호
    • /
    • pp.23-30
    • /
    • 2000
  • 지수함수형태의 전달함수를 갖는 전계흡수 광변조기(electroabsorption modulator: EAM)의 비선형성 보상을 위해 로그함수형태의 전달함수를 갖는 반도체 광증폭기(semiconductor optical amplifier : SOA)를 이용한다. 우선 SOA의 전달함수는 EAM의 전달함수와 역함수 관계를 갖기 때문에 EAM의 상호변조왜곡 (intermodulation distortion: IMD)을 보상한다. 더불어 SOA가 제공하는 이득에 의해 변조신호는 증폭되어진다. 이 두 가지에 의해 EAM의 SFDR(spurious free dynamic range)은 증가한다. 이때 SOA는 EAM 뒷단에 직렬로 연결되어 이득포화영역에서 동작되어진다. EAM의 IMD 보상을 향상시키기 위해서는 SOA의 이득을 증가시켜 이득포화영역 기울기를 증가시켜야 한다. 하지만 SOA의 이득 증가에 따라 ASE 잡음도 증가하여 시스템의 잡음레벨을 높여 EAM의 SFDR은 감소한다. 즉 SOA의 이득포화영역 기울기와 ASE 잡음은 이득에 대해 trade-off를 가지게 되고 모의실험 결과 이득이 약 8㏈일 때 최적화 된다. 이 지점에서 EAM의 SFDR 향상은 약 9㏈였다. SOA를 사용한 EAM 선형성 향상 방법은 구성이 간편하고 3개의 소자를 집적할 경우 낮은 삽입손실, 낮은 편광의존성, 낮은 처핑 등 효율적인 아날로그 광변조기로 이용될 수 있다.

  • PDF

0.5V까지 재구성 가능한 0.8V 10비트 60MS/s 19.2mW 0.13um CMOS A/D 변환기 (A Re-configurable 0.8V 10b 60MS/s 19.2mW 0.13um CMOS ADC Operating down to 0.5V)

  • 이세원;유시욱;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제45권3호
    • /
    • pp.60-68
    • /
    • 2008
  • 본 논문에서는 10비트 해상도를 가지면서 0.5V부터 1.2V까지의 전원 전압에서 10MS/s 이상 100MS/s 까지 재구성이 가능한 저전력 2단 파이프라인 ADC를 제안한다. 제안하는 ADC는 0.5V의 전원 전압 조건에서도 10비트 해상도를 얻기 위해 입력단 SHA 회로에는 낮은 문턱 전압을 가지는 소자를 사용한 게이트-부트스트래핑 기법 기반의 샘플링 스위치를 사용하였으며, SHA 회로와 MDAC 회로에 사용된 증폭기에도 넓은 대역폭을 얻기 위해 입력단에는 낮은 문턱 전압을 가지는 소자를 사용하였다. 또한 온-칩으로 집적된 조정 가능한 기준 전류 발생기는 10비트의 해상도를 가지고, 넓은 영역의 전원 전압에서 동작할 수 있도록 증폭기의 정적 및 동적 성능을 최적화시킨다. MDAC 회로에는 커패시터 열의 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 전 방향 대칭 구조의 레이아웃 기법을 제안하였다. 한편, flash ADC 회로 블록에는 비교기에서 소모되는 전력을 최소화하기 위해 스위치 기반의 바이어스 전력 최소화 기법을 적용하였다. 시제품 ADC는 0.13um CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.35LSB 및 0.49LSB 수준을 보인다. 또한, 0.8V의 전원 전압 60MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56.0dB, 69.6dB이고, 19.2mW의 전력을 소모하며, ADC의 칩 면적은 $0.98mm^2$이다.

Q6, Q10 어린이 인체모형 상해치에 대한 안전 구속 시스템 최적화 연구 (The study of optimization of restraint systems for injuries of Q6 and Q10 child dummies)

  • 선홍열;이슬;김기석;윤일성
    • 자동차안전학회지
    • /
    • 제7권3호
    • /
    • pp.7-13
    • /
    • 2015
  • Occupant protection performance in frontal crashes has been developed and assessed for mainly front seat occupants over many years, and in recent years protection of rear seat occupants has also been extensively discussed. Unlike the front seats, the rear seats are often occupied by children seated in rear-facing or forward - facing child restraint systems, or booster seats. In the ENCAP, child occupant protection assessments using 18-month-old(P1.5) and 3-year-old(P3) test dummies in the rear seat have already been changed to new type of 18-month-old (Q1.5)and 3-year-old(Q3) test dummies. In addition, ENCAP are scheduled with the development and introduction of test dummies of 6-year-old (Q6) and 10.5-year-old children(Q10) starting 2016. In KNCAP, Q6 and Q10 child dummies will be introduced in 2017 as well. Automobile manufacturers need to develop safety performance for new child dummies closely. In this paper, we focused on Q6 and Q10 child dummies sitting in child restraint system. Offset frontal crash tests were conducted using two types of test dummies, Q6 and Q10 child dummies, positioned in the rear seat. Q6 and Q10 were used to compare dummy kinematics in rear seating positions between Q6 behind the driver's seat and Q10 behind the front passenger's seat. The full vehicle sled test results of both dummies were conducted with different restraint systems. It showed that several injury and image data was collected as the result of the full vehicle sled test. Based on the results of these investigations, this paper describes which factor is most important and combination is the best performance when evaluating rear seat occupant protection for Q6 and Q10 child dummies.

Si-O-C-H 저유전율 박막의 특성 연구 (Study of Low-K Si-O-C-H Thin Films)

  • 김윤해;이석규;김형준
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 1999년도 제17회 학술발표회 논문개요집
    • /
    • pp.106-106
    • /
    • 1999
  • 반도체 소자가 소브마이크론 이하로 집적화 되어감에 따라, RC 신호 지연 및 간섭 현상, 전력 소비의 증가 문제가 심각하게 대두되고 있다. 이러한 문제를 개선하기 위해서는, 현재 층간 절연막으로 상용화되어 있는 SiO2 박막을 대체할 저유전율 박막의 개발이 필수적이며, 많은 연구자들이 여러 가지 새로운 유기물질과 무기물질은 제안하고 있다. 반도체 공정상의 적합성을 고려할 때, 이들 여러물질 중에서 알킬기를 함유한 SiO2 박막(이하 'Si-O-C-H 박막'으로 표기)에 많은 관심이 집중되고 있다. Si-O-C-H 박막은 알킬기에 의해 형성된 나노 스케일의 기공에 의해 작은 유전율을 가지게 된다. 따라서, 박막내의 알킬기의 함유량이 많을수록 보다 작은 유전율을 얻을 수 있다. 그러나 과다한 알킬기의 함유는 Si-O-C-H 박막의 열적 특성을 열화시키는 부정적인 효과도 있다. 본 연구에서는 bis-trimethylsilylmethane(BTMSM, H9C3-Si-CH2-Si-C3H9) precursor를 이용하여 Si-O-C-H 박막을 증착하였다. BTMSM precursor의 중요한 특징중 하나는, 두 실리콘 원자 사이에 Si-CH2 결합이 존재한다는 사실이다. Si-CH2 결합은 양쪽의 Si에 의해 강하게 결합되어 있어서, BTMSM precursor를 사용하여 Si-O-C-H 박막은 유전상수도 작을 뿐 아니라, 열적으로도 안정된 특성이 얻어질 것으로 기대된다. Si-O-C-H 박막의 열적 안정성을 평가하기 위하여, 고온 열처리 전후의 FT-IR 스펙트럼 분석과 C-V(capacitance-voltage) 측정에 의한 유전상수 변화를 살펴보았다. 또한 증착된 박막의 미세구조 및 step coverage 특성 관찰을 위하여 SEM(scanning electron microscopy) 및 TEM(transmission electron micfroscopy) 분석을 하였다. 변화하였으며 이는 포토루미네슨스의 변화의 원인으로 판단된다. 연구하였다. CeO2 와 Si 사이의 계면을 TEM 측정에 의해 분석하였고, Ce와 O의 화학적 조성비를 RBS에 의해 측정하였다. Si(100) 기판위에 증착된 CeO2 는 $600^{\circ}C$ 낮은 증착률에서 seed layer를 하지 않은 조건에서 CeO2 (200) 방향으로 우선 성장하였으며, Si(111) 기판 위의 CeO2 박막은 40$0^{\circ}C$ 높은 증착률에서 seed layer를 2분이상 한 조건에서 CeO2 (111) 방향으로 우선 성장하였다. TEM 분석에서 CeO2 와 Si 기판사이에서 계면에서 얇은 SiO2층이 형성되었으며, TED 분석은 Si(100) 과 Si(111) 위에 증착한 CeO2 박막이 각각 우선 방향성을 가진 다결정임을 보여주었다. C-V 곡선에서 나타난 Hysteresis는 CeO2 박막과 Si 사이의 결함때문이라고 사료된다.phology 관찰결과 Ge 함량이 높은 박막의 입계가 다결정 Si의 입계에 비해 훨씬 큰 것으로 나타났으며 근 값도 증가하는 것으로 나타났다. 포유동물 세포에 유전자 발현벡터로써 사용할 수 있음으로 post-genomics시대에 다양한 종류의 단백질 기능연구에 맡은 도움이 되리라 기대한다.다양한 기능을 가진 신소재 제조에 있다. 또한 경제적인 측면에서도 고부가 가치의 제품 개발에 따른 새로운 수요 창출과 수익률 향상, 기존의 기능성 안료를 나노(nano)화하여 나노 입자를 제조, 기존의 기능성 안료에 대한 비용 절감 효과등을 유도 할 수 있다. 역시 기술적인 측면에서도 특수소재 개발에 있어 최적의 나노 입자 제어기술 개발 및 나노입자를 기능성 소재로 사용하여 새로운 제품의 제조와 고압 기상 분사기술의 최적화에 의한 기능성 나노 입자 제조 기술을 확립하고 2차 오염 발생원인 유기계 항균제를 무기계 항균제로 대

  • PDF

위성 DMB 중계기용 Cavity-Backed슬롯 배열 안테나 (Cavity-Backed Slot Array Antenna for a Repeater System of a Satellite Digital Multimedia Broadcasting)

  • 정희철;이학용;정병운;강기조;박면주;이병제
    • 한국전자파학회논문지
    • /
    • 제16권4호
    • /
    • pp.366-372
    • /
    • 2005
  • 본 논문에서는 $2,630\;\cal{MHz}\~2,655\;\cal{MHz\$의 위성 DMB(Digital Multimedia Broadcasting)의 지상 중계기 시스템에 적합한 낮은 부엽레벨과 높은 전후방 비를 갖는 슬롯배열 안테나를 제안하였다. 중계기용 안테나는 시스템의 특성상 고이득과 시스템간의 신호 간섭을 줄이기 위해 충분한 격리도가 확보되어야 하며, 이를 위해서는 안테나의 부엽레벨을 억제시키고, 전후방 비는 증대시켜야 한다. 제안된 안테나는 도파관 구조의 직접급전이 가능한 CBSA(Cavity-Backed Slot Array) 안테나이다. 일반적인 마이크로 스트립 급전라인을 이용한 구조와는 달리 유전체 손실이나 급전라인의 손실이 없는 공기를 매질로 하므로, 고출력에 적합하며, 고효율을 가진다. 또한 tapered 배열 방식과 최적화된 수직 반사판을 이용하여 부엽레벨 및 전후방 비를 개선하고 이득을 증대시켰다. 제작 및 측정을 통하여 부엽레벨은 수평 및 수직면에서 각각 $-33.24\;\cal{dB}$ 이하, $-35.78\;\cal{dB}$ 이하를 얻었고 전후방비는 $37.84\;\cal{dB}$ 이상, 이득은 전 대역에서 $17\;\cal{dBi}$ 이상을 얻었다.

흰쥐의 좌골 신경 자극을 통한 광전 자극의 가능성에 대한 연구 (Feasibility of Optoelectronic Neural Stimulation Shown in Sciatic Nerve of Rats)

  • 김의태;오승재;박형원;김성준
    • 대한의용생체공학회:의공학회지
    • /
    • 제25권6호
    • /
    • pp.611-615
    • /
    • 2004
  • 본 연구는 외부 전원 없이 광다이오드만을 이용하여 생성한 광전 자극을 통해 신경계를 효과적으로 자극하는 방법에 대한 것이다. 광을 통한 전류원 생성 및 전달은 생체 내에 집적된 광소자를 삽입하고 외부에서 광을 통해 신호와 전력을 전달을 한다. 이 기술은 특히 '눈' 이라는 광학적인 연결통로를 이용할 수 있는 인공망막과 같은 시스템에 매우 효과적이다. 그러나 광전 소자를 내부 전원 없이 구동시키는 경우, 광전류가 생체 저항에 직접적인 영향을 받게 되므로 자극에 충분한 전류를 생성할 수 없다. 무 전원 광다이오드를 통해 생성되는 광전류를 신경 자극에 적용하기 위해서는 생체 저항의 크기에 관계없이 활동 전위 생성에 충분한 전류 공급을 할 수 있는 안정된 전류원이 필요하다. 이를 위해서 본 연구에서는 병렬 저항을 도입하였다. 병렬 저항 추가 시 생체 저항을 포함한 전체 저항 값이 낮아지므로, 광원의 세기에 따라 최대의 광전류에 근접한 값을 얻을 수 있게 된다. 그러나 병렬 저항 값의 크기를 낮출수록 자극에 쓰이지 않는 전류량이 늘어나므로, 자극 전류량의 극대 값을 찾기 위해서는 병렬 저항 값의 최적화가 필요하다. 실험을 통해 측정된 실제 자극 전류량이 최대가 되는 병렬 저항 값의 범위는 500Ω∼700Ω 이고, 이때 전류량은 580uA∼860uA 이며 전류 효율은 47.5∼59.7%이었다. 자극의 크기와 빈1도를 변화시키면서 쥐의 좌골 신경을 자극하여 눈으로 확인 가능한 떨림 현상을 확인하였으며, 다채널 기록기를 이용해 활동 전위를 측정하였다. 이를 통해, 인공 망막에서의 광 자극 가능성을 확인할 수 있었다.