• 한국군사과학기술학회지
• /
• 제26권2호
• /
• pp.171-178
• /
• 2023

PCM data is result of air-vehicle flight test, this data is distributed for each engineers to analyze its condition. Since line-of-sight between the air-vehicle and the ground receiver cannot always be secured, remote PCM data recording system was claimed to be required. In this paper multi-function PCM data recorder has been described. This PCM data recorder was intended to place on inside of flight object. It can record about two hours in 32 GB SD card with maximum 7 Mbps data rate. RS-422/485 and RJ-45 interface enhanced accessibility for users. 5 V and 1 A power consumption and 19.5 mm × 152.5 mm × 102.3 mm allow to connect with mobile PCM devices. It acquired more than 190-minutes data in 12-times flight test. Also, it achieved military standard environmental test MIL-STD-810G to prove its stability and solidness.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.65-72
• /
• 2005

공정기술과 EDA 툴의 발전에 따라서 하나의 실리콘 다이(Die)에 많은 IP가 집적되고 멀티프로세서가 포함되는 SoC 구조가 가능해지고 있다 그러나 대부분의 기존 SoC 버스는 공유버스 구조라는 문제점으로 인해 통신의 병목현상이 발생하고 이는 전체 시스템 성능을 저하시키는 요인이 된다. 많은 경우에 멀티프로세서 시스템의 성능은 CPU 자체의 속도보다는 효율적인 통신과 균형있는 연산의 분배가 좌우하게 된다 따라서 충분한 SoC 버스 대역폭(Bandwidth)을 확보하기 위한 하나의 해결책으로 크로스바 라우터(Crossbar Router)를 이용하여 효율적인 온 칩 버스구조인 SoC Network Architecture(SNA)를 제안한다. 제안된 SNA구조는 다중 마스터(multi-master)에 대해 다중 채널(multi-channel)을 제공하여 통신의 병목현상을 크게 줄일 수 있으며 뛰어난 확장성을 지원한다. 제안된 구조에 따라 모델 시스템을 설계하고 시뮬레이션을 진행한 결과 AMBA AHB 버스에 비해 평균 $40\%$ 이상 효율이 증가했다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.55-64
• /
• 2006

본 설계에서는 무선 랜 등 최첨단 무선 통신 및 고급영상 처리 시스템과 같이 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템 응용을 위해 기존의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기(Analog-to-Digital Converts- ADC)를 제안한다. 제안하는 がU는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 입력 단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate-bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC전압 이득을 얻음과 동시에 충분한 위상 여유를 갖도록 하였으며, 최종 단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um CMOS 공정으로 요구되는 2.5V 전원 전압 인가를 위해 최소 채널길이는 0.35um를 사용하여 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 0.65LSB, 1.80LSB의 수준을 보이며, 70MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 66dB, 81dB를 보여준다. 시제품 ADC의 칩 면적은 $3.3mm^2$이며 전력 소모는 2.5V 전원 전압에서 235mW이다.

• 조명전기설비학회논문지
• /
• 제19권6호
• /
• pp.36-45
• /
• 2005

이 논문은 다른 종류의 유도전동기 구름베어링 손상을 유도전동기 고정자 전류신호해석을 통하여 검출하고 실시간으로 손상을 진단하는 알고리즘을 개발하였다. 유도전동기 구름베어링의 손상을 검출하기 위하여 정상적인 베어링을 갖는 유도전동기, 측정열에 불량을 가지고 있는 전동기와 베어링 외륜에 구멍을 가지고 있는 2가지 종류의 비정상 베어링을 갖는 유도전동기 3set를 실험시스템을 구축하였다. 또한 유도전동기의 구름베어링시스템의 비정상적인 상태에서 고정자전류을 검출하기 위하여 TMS320F2407 DSP 칩을 이용하여 데이터 획득보드를 개발하였다. 이 고정자전류신호를 해석을 통하여 베어링 손상을 검출하기 위한 방법으로 FFT, 웨이브렛 분석 및 내적에 의한 평균 신호패던에 의한 분석결과를 제시하였다. 특히 내적에 의한 신호분석 온 통하여 베어링 손상 여부를 실시간으로 진단할 수 있는 새로운 알고리즘과 분석방법을 제시하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.793-795
• /
• 2011

본 논문은 유비쿼터스 헬스케어를 위한 대소변 감지기 시스템의 설계 및 구현에 대해서 소개한다. 대소변 감지기 시스템은 대소변 감지 센서를 포함한 센서노드와 그 센서노드들이 제공하는 감지 정보를 수집하거나 광역망으로 중계하는 데이터로거/중계부와 그 데이터로거/중계부가 수집한 정보를 통신망을 통해 획득하여 각 센서노드에 대한 상태를 파악하고 그에 다른 분석 정보를 생성하는 관리 서버와 관리서버로부터 필요한 정보를 요청 및 획득하는 사용자 단말기로 구성되어 있다. 대소변 감지 센서노드는 $NH_3$, 습도 및 온도 센서와 TI사의 CC2530 칩으로 구성되어 암모니아, 습도 및 온도를 측정하고 CC2530에서 측정 데이터를 무선으로 송신한다. 대소변 감지 알고리즘을 새롭게 제안하고 그 알고리즘으로 대소변을 감지한 실험에서 100% 대소변 감지 결과를 얻었다.

• 한국통신학회논문지
• /
• 제36권12B호
• /
• pp.1548-1555
• /
• 2011

UDSM(Ultra Deep SubMicron)기술을 이용한 시스템 온-칩 설계 시 가창 중요한 설계 요소는 버스 상에서의 전력소모와 지연시간을 최소화 하는 것이다. 인접한 선에서 발생되는 crosstalk는 전파 지연을 발생시키는데 지대한 영향을 미치며, 이를 제거하거나 최소화 시키는 일은 SoC(System on a Chip) 설계에서 시스템의 신뢰성 및 성능 향상과 직결된다. 기존의 방법들은 주로 crosstalk 지연이나 버스 스위칭 횟수 중 하나 만을 최소화하는 방법이 제안되었다. 본 논문에서는 인코딩 적용 4 비트 클러스터 상의 버스 스위칭 횟수에 따라 crosstalk과 스위칭 횟수를 동시에 최소화 할 수 있도록 "invert" 기능과 "logic-convert" 기능을 적응적으로 선택하는 새로운 인코딩 기법을 제안한다. 실험결과 제안한 버스 인코딩 기법은 완벽하게 crosstalk 지연를 제거한 반면, 기존의 다른 방법들에 비해 25% 이상 전력을 절약하였음을 보여준다.

• 디지털콘텐츠학회 논문지
• /
• 제9권3호
• /
• pp.471-481
• /
• 2008

전력소모를 고려한 테스트 스케줄링은 회로의 복잡도가 높은 SoC 시스템을 테스트할 경우 제한된 전력 소모량 내에서 고장 검출율을 높일 수 있고 테스트 시간을 단축 할 수 있는 효과적인 방법이다. 본 논문에서는 제한된 전력소모량 내에서 효율적으로 테스트를 수행하기 위한 테스트 자원의 모델링 방법 및 테스트 스케줄링 알고리듬을 제안하고 그 유효성을 검증한다. 테스트 자원의 모델링 방법으로는 전력사용량의 최고점과 차고점을 이용한 방법 및 소모 전력의 변화량에 따라 테스트 자원을 분할하는 방법을 제시한다. 또한 테스트 자원과 코어의 상관관계를 이용하여 동시 사용가능한 최대 코어 수를 생성하는 확장나무성장 그래프 생성 알고리듬 및 전력의 최적화가 가능한 전력 소모량 변이 그래프 생성 알고리듬으로 구성된 휴리스틱(heuristic) 테스트 스케줄링 알고리듬을 제안하고 이전의 알고리듬과 비교한다.

• 대한의용생체공학회:의공학회지
• /
• 제19권5호
• /
• pp.477-486
• /
• 1998

본 연구에서는 요분석용 스트립을 이용하여 요의 상태를 정량적·정성적으로 측정할 수 있는 요분석시스템을 구현하였다. 요분석시스템의 분석 알고리듬은 온도 변화, 전원 노이즈 통의 외란에 강인한 특성을 나타내기 위하여 퍼지 논리를 적용하였다. 강인하고 안정적인 요분석시스템을 설계하기 위하여 스트립 9가지 패드의 분강학적 특성을 검토하였다. 요분석시스템 하트웨어와 소프트웨어로 구성되었다. 요분석시스템의 하드웨어는 단일칩 마이크로프로세서를 사용하였고, 주변장치들로는 광하부, 트레이 제어, 전치증폭부, PC와의 통신, 열전사 프린터 및 동작 상태 표시기로 구성하였다. 요분석시스템의 소프트웨어는 시스템 프로그램과 분류 프로그램으로 구성하였다. 시스템 프로그램은 시스템 제어와 데이터 취득 및 분석을 수행하도록 하였다. 분규 프로그램은 퍼지추론부와 멤버쉽함수 발생기로 구성되었다 멤버쉽함수 발생기는 정도관리의 통계학적 방법을 이용하여 삼각형 멤버쉽함수를 생성하였다. 측정된 데이터는 PC로 전송되고, 전송된 데이터는 C++로 작성된 데이터 관리 및 취득 프로그램에 의해 저장된다. 요분석시스템의 정확도와 퍼지분류기의 안정성은 표준시료를 이용하여 평가하였다. 실험결과는 검사항목과 만족한 일치를 보였다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.65-73
• /
• 2006

본 논문에서는 각종 지능형 센서, control system 및 battery-powered system 응용과 같이 고해상도, 저전력 및 소면적을 동시에 요구하는 시스템을 위한 14b 200KS/s $0.87mm^2$ 1.2mW 0.18um CMOS 알고리즈믹 A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서, 동시에 면적을 최소화하기 위해 입력단 샘플-앤-홀드 앰프를 전혀 사용하지 않는 알고리즈믹 구조를 채택하였으며, 전체 ADC의 전력소모를 최소화하기 위해 핵심 아날로그 회로 부분에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 제안하였고, multiplying D/A 변환기에는 클록 선택적인 샘플링 커패시터스위칭 기법을 적용하였다. 또한, 초저전력 온-칩 기준 전류 및 전압 발생기를 제안하여 전체 ADC의 전력소모를 최소화하였다. 제안하는 시제품 ADC는 0.18um 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.98LSB 및 15.72LSB 수준을 보인다. 또한, 200KS/s의 동작 속도에서 SNDR 및 SFDR이 각각 최대 54dB, 69dB이고, 전력 소모는 1.8V 전원 전압에서 1.2mW이며 제작된 ADC의 칩 면적은 $0.87mm^2$이다

• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.24-31
• /
• 2007

현재까지 다수의 버스 프로토콜과 구조가 발표되었지만, 대부분 공유 버스 구조를 가져 시스템 성능 저하의 원인이 되었다. 기존의 공유버스가 갖는 문제점들을 해결하기 위해 고성능의 버스 프로토콜인 SNP (SoC Network Protocol)와 버스 구조인 SNA (SoC Network Architecture)가 제안되었는데, 이를 수정/개선한 버스 구조를 제안하고자 한다. 개선된 SNA는 다중 마스터의 다중 버스 요청에 대해 다중 라우팅을 지원함으로써 성능을 향상시켰으며, 내부 라우팅 로직의 최적화로 면적을 감소시켰다. 또한 성능감소 없이 AMBA AHB 프로토콜과 완벽히 호환 가능한 XSNP(Extended SNP)를 인터페이스 프로토콜로 사용한다. 현재 라우팅 로직을 최적화하여 개선된 SNA의 하드웨어 복잡도가 크게 증가하지 않았고, 기존 SNP를 사용하는 IP는 호환성 문제나 성능 감소 없이 개선된 SNA를 통해 통신할 수 있다. 더불어, SNA는 AMBA AHB와 인터커넥트 버스 매트릭스를 대체할 수 있으며, 다중 채널을 동시에 보장하고 다양한 토플로지를 지원가능 하도록 설계되어 사용하는 IP 수에 따라 설계자에 의해 다양한 토플로지를 선택할 수 있다. 한편, SNA는 적은 수의 인터페이스 와이어를 가지기 때문에 오프 칩 버스로도 사용될 수 있다. 제안된 버스 구조는 시뮬레이션과 어플리케이션 동작을 통해 검증이 완료되었다.