• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (2)
• /
• pp.671-673
• /
• 1998

본 논문에서는 CMOS 2단 연산 증폭기에 존재하는 강고장을 검출하기 위한 새로운 아날로그 테스트 방법을 제안한다. 테스트 대상 회로는 테스트를 용이하도록 궤환 루프를 삽입하고 정현파 테스트 입력을 인가하여 출력단에 고장 효과를 발생시켜 고장을 검출하는 테스트 방법이다. 테스트 대상회로에 고장이 존재할 경우 출력 단에서 정현파가 아닌 DC 전압이나 왜곡 신호가 나타나 고장 검출이 용이하다. 제안된 테스트 방법은 테스트 입력 신호를 생성하기 위한 복잡한 알고리즘을 요구하지 않으므로 테스트 패턴 시간이 짧고, 비용이 절감된다. 또한 테스트를 위한 추가적인 하드웨어의 오브헤드가 적다. 본 논문에서 제안된 테스트 방법의 정당성과 효율성은 HSPICE 모의실험을 통하여 검증하였다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2011년도 춘계학술논문집 1부
• /
• pp.358-361
• /
• 2011

본 논문에서는 ADSL용 아날로그 Front-end의 수신단과 송신단에 활용하기 위한 저전압 특성의 3V CMOS 프로그램머블 증폭기(PGA)를 설계하였다. 설계된 수신단의 PGA는 1.1MHz로 연속시간 저역통과 필터와 연결하여 0dB에서 30dB까지 이득을 조정해주며, 송신단의 PGA는 138kHz의 저역필터와 연결하여 -15dB에서 0dB까지의 이득을 조정할 수 있다. 모든 PGA의 이득은 디지털 로직과 메인 컨트롤러에 의해서 프로그램될 수 있도록 설계하였다. 설계된 PGA는 $0.35{\mu}m$ CMOS 파라미터를 이용하여 Hspice 시뮬레이션으로 그 특성을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.429-430
• /
• 2007

FPA (Focal Plane Arrary)를 이용한 적외선 영상 획득 시스템에서 발생하는 주요 잡음 중 하나는 영상에 존재하는 공간적 고정 패턴 잡음(SFPN, Spatial Fixed Pattern Noise)이다. 이것이 발생하는 주된 요인은 배열을 이루고 있는 각 검출기들과, FPA 출력단에 있는 증폭기의 입출력 응답이 균일하지 않고, 시간이 흐름에 따라 그 응답특성이 변화하기 때문이다. 이 문제를 극복하기 위하여 일반적으로 교정기반 불균일 보정 방법(CBNUC, Calibration Based Nonuniformity Correction)과 장면기반 불균일 보정방법(SBNUC, Scene Based Nonuniformity Correction)이 사용된다. 본 논문은 CBNUC를 사용하는 시스템의 FPA 출력단 회로에 구성된 복수의 증폭기에 존재하는 이득의 차이 및 잡음에 의한 불균일을 보정하기 위한 보간 기법을 제안한다. 실험을 통하여 제안한 기법이 CBNUC 기반 적외선 영상 시스템에서 발생하는 규칙적인 패턴의 SFPN을 효율적으로 제거하는 것을 확인하였다. 또한, 제안한 기법은 CBNUC 기반 적외선 영상 시스템에서 주기적으로 수행해야하는 단일점보정 (OPC, One Point Correction)의 수행횟수를 줄이고, 연산량도 적어 실시간 시스템 구현이 가능하다.

• 한국지능시스템학회논문지
• /
• 제11권1호
• /
• pp.22-27
• /
• 2001

본 논문에서는 복잡한 하이퍼카오스 신호를 발생시키는 HVPM (Hyperchaotic Volume Preserving Maps) 모델의 회로를 제안하고, 보드상에서 구현하고자 한다. 제안한 HVPM 모델은 3차원 이산시간(discrete-time) 연립차분방정식으로 구성되어 있으며, 비선형 사상(maps)과 모듈러(modulus) 함수를 사용하여 랜덤한 카오스 어트랙터(attractor)를 발생시킨다. 이러한 HVPM 모델을 하드웨로 구현하기 위하여 연산 부분은 연산증폭기를 사용하고, 매핑(mapping) 부분은 N형 함수와 비교기를 사용하여 설계한다. 특히, N형의 비선형 함수는 CMOS 전달특성과 선형증폭기의 출력특성을 조합하여 독특하게 구현하였다. 구현한 보드상의 실험에서 카오스 시스템 파라미터 값에 대응하는 가변저항기를 조절하여 비주기적인 하이퍼카오스 신호를 발생시킴을 입증하였다. 또한 출력된 카오스 신호들간의 오실로스코프 사진에서 위상공간(phase space)의 동적응답은 랜덤한 어트랙터를 발생시킴을 확인할 수 있었다.

• 대한전자공학회논문지TC
• /
• 제44권10호
• /
• pp.185-190
• /
• 2007

무선 단말기용 전력증폭기의 모델링을 위한 최소 샘플링 주파수에 대해 실험 및 시뮬레이션을 통해 연구하였다. 비선형 소자의 모델링은 소자의 비선형성 해석 및 디지털 전치왜곡기 등의 응용분야에서 활용되나, 소자 모델링용 샘플링 주파수에 대한 그동안의 연구 결과에 의하면 최소한 입력신호의 Nyquist 조건이 만족될 경우 주어진 비선형 소자의 모델링이 가능하다고 보고되어 왔다. 하지만 광대역 신호용 소자 모델링의 경우 A/D 변환기 주파수 성능이 충분하지 못하거나 구현이 매우 난해하며, 높은 샘플링 주파수로 인한 전력소모가 무선단말에 적용하기에는 무시하지 못할 수준이다. 따라서 본 연구에서는 단말기용 메모리리스 전력증폭기의 선형화 기술에 사용되기 위한 샘플링 주파수에 있어, 입력 신호의 Nyquist 조건 이하로 샘플링하여 전력증폭기의 모델링에 성공적으로 적용할 수 있는 방법에 대해 제안한다. 이 경우 전체 시스템의 광대역 주파수 응답이 보장되어야하며 이를 위해 광대역 샘플러 및 시간 영역에서의 비선형 모델링이 제안되었다. 시뮬레이션 결과 샘플링 주파수 조건에 상관없이 동일한 AMAM, AMPM 비선형성을 해석할 수 있었으며, 880MHz, 23dBm 무선단말용 전력증폭기에 적용하여 측정한 결과 또한 샘플링 조건의 변화에 대해 모델링 결과는 0.8dB 이내의 변화를 보임을 알 수 있었다. 샘플링 시스템은 크기시호 복원을 위한 포락선 검출기, 복소신호 추출을 위한 위상천이기 및 광대역 샘플러 등으로 구성되었으며, QPSK 신호를 인가하여 전력증폭기의 비선형성 검출에 활용하였다. 이 시스템은 단말용 전치왜곡기에 활용하여 단말 출력 성능 개선에 활용 될 수 있다.

• 한국통신학회논문지
• /
• 제25권11A호
• /
• pp.1661-1671
• /
• 2000

본 고에서는 한국통신(Korea Telecom) IMT-2000 시험시스템(이하: Trial system 라고 함) 단말기용 전력증폭단으로 적용하기 위한 다단구동증폭기 및 전력증폭기를 GaAs MMIC로 설계 구현하는 기술을 제시하였다. 설계된 구동증폭기는 3단으로구성하여 RF(Radia Frequency) 송신신호(1955$\pm$70MHz)대역에서 2단 (중간단)의 이득 조정범위가 40 dB이상이 될 수 있도록 능동부품인 MESFET를 Cascade 형으로 구성하고 MESFET의 게이트(gate)에 조정전압을 인가하는 증폭기를 설계하여 GaAs MMIC화 1 침(크기4$\times$5 mm)으로 제작하였다. 아울러, 본 논문에서는 제시한 구동증폭기는 동작주파수 대역폭 범위기 3.5배이고 출력전력은 15dBmm 이며, 출력전력이득이 25~27dB이고 반사계수는 -15~20dB이며 이득평탄도 3dB(동작주파수 대역폭내)로써 Trial system용 단말기의 최종단인 전력증폭단의 출력단 특성을 효과적으로 나타내었다. 그리고, 전력 증폭기는 2개의 입력단에서 출력되는 신호를 분배하는 전력분배기와 병렬구조인 4개의 증폭단에서 출력되는 출력신호를 외부에서 접속하는 전력결합기를 접소하여 구성하였으며 RF(Radio Frequency) 주파수(1955 $\pm$70NHz)에서 대역폭을 4배로 설계하여 광대역인 대역폭을 구현하였고 출력전력은 570mW이며, 출력부가효율(PAE; Power Added Efficency)가 -15$\pm$20dB이고, 이득 평탄도(Gain flatness)는 동작주파수 대역내에서 0.5dB이며 입출력 전압정재파비(Input & Output VSWR)가 13이하인 고출력 전력증포기를 GaAs MMIC화 1칩 (크기; 3$\times$4mm)으로 제작하였다.의 다양성이나 편리성으로 변화하는 것이 국적을 바꾸는 것보다 어려운 시 대가 멀지 않은 미래에 도래할 것이다. 신세기 통신 과 SK 텔레콤에는 현재 1,300만명이 넘 는 고객이 있으며. 이들 고객은 어 이상 음성통화 중심의 이동전화 고객이 아니라 신세기 통신과 SK텔레콤이 함께 구축해 나갈 거대란 무선 네트워크 사회에서 정보화 시대를 살아 갈 회원들이다. '컨텐츠의 시대'가 개막되는 것이며, 신세기통신과 SK텔레콤은 선의의 경쟁 과 협력을 통해 이동인터넷 서비스의 컨텐츠를 개발해 나가게 될 것이다. 3배가 높았다. 효소 활성에 필수적인 물의 양에 따른 DIAION WA30의 라세미화 효율에 관하여 실험한 결과, 물의 양이 증가할수록 그 효율은 감소하였다. DIAION WA30을 라세미화 촉매로 사용하여 아이소옥탄 내에서 라세믹 나프록센 2,2,2-트리플로로에틸 씨오에스터의 효소적 DKR 반응을 수행해 보았다. 그 결과 DIAION WA30을 사용하지 않은 경우에 비해 반응 전환율과 생성물의 광학 순도는 급격히 향상되었다. 전통적 광학분할 반응의 최대 50%라는 전환율의 제한이 본 연구에서 찾은 DIAION WA30을 첨가함으로써 성공적으로 극복되었다. 또한 고체 염기촉매인 DIAION WA30의 사용은 라세미화 촉매의 회수 및 재사용이 가능하게 해준다.해준다.다. TN5 세포주를 0.2 L 규모 (1 L spinner flask)oJl에서 세포간의 응집현상 없이 부유배양에 적응,배양시킨 후 세포성장 시기에 따른 발현을 조사한 결과 1 MOI의 감염조건 하에서는 $0.6\times10^6$cell/mL의 early exponential시기의 세포밀도에서 72시간 배양하였을 대 최대 발현양을 나타내었다. 나타내었다. $\beta$4 integrin의 표현이 침투 능력을 높이는 역할을 하나 이때에는 laminin과 같은 리간드와의 특이

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.57-66
• /
• 1999

본 논문에서는 50 MHz 수준의 고속 신호 샘플링을 위해 정착시간 최소화 기법을 적용한 12 비트 50 MHz CMOS A/D 변환기(analon-to-digital-converter : ADC) 회로를 제안한다. 제안하는 ADC는 0.35㎛ double-poly five-metal n-well CMOS 공정을 사용하여 설계 및 레이아웃되었으며, 응용되는 시스템의 속도, 해상도 및 면적 등의 사양을 고려하여 다단 파이프라인 구조가 적용되었다. 기존의 파이프라인 구조를 가진 ADC의 경우, 동작속도를 제한하는 결정적인 회로 불럭은 잔류전압 증폭기이나, 제안하는 정착 시간 최소화 기법은 이러한 잔류전압 증폭기의 동작 전류 제어를 통해 정착시간 단축 및 출력신호의 불규칙성을 최소한으로 줄인다. 3 V 전원전압에서 50 MHz 클럭 주파수를 사용하여 모의실험한 결과, 입출력단을 포함한 전체 ADC는 197mW의 전력소모를 나타내었고, 입출력단의 패드를 포함한 전체 칩면적은 3.2mm×3.6mm이다.

• E2M - 전기 전자와 첨단 소재
• /
• 제6권6호
• /
• pp.573-581
• /
• 1993

0.10Pb(Sb$_{1}$2/Sn$_{1}$2/)O$_{3}$-0.25PbTiO$_{3}$-0.65PbZrO$_{3}$ 세라믹을 소결온도 및 시간을 각각 1200-1250[.deg.C]에서 2, 4, 6시간으로 변화시켜 제작하였으며 시편의 소결조건 및 MnO$_{2}$(0~0.30mol%)첨가량에 따른 잡음특성을 관찰하였다. 초전계수 및 전압감도는 1250[.deg.C]에서 2시간 소결시킨 시편에서 각각 3.49x$10^{-8}$[C/$cm^{2}$K], 147[V/W]의 최대값을 나타내었다. 초전형 적외선 검출기의 잡음특성에 있어 증폭기의 전류잡음 .DELTA.V$_{i}$가 총 잡음전압에 대해 지배적인 경향을 나타내었으며 MnO$_{2}$가 0.24[mol%] 첨가된 1250[.deg.C]에서 2시간 소결시킨 시편에서 가장 양호한 pop-corn잡음특성을 나타내었다.다.

• 한국정보통신학회논문지
• /
• 제16권6호
• /
• pp.1250-1259
• /
• 2012

본 논문에서는 저전압 고해상도 축차근사형 아날로그-디지털 변환기를 위한 시간-도메인 비교기를 제안한다. 제안하는 시간-도메인 비교기는 클럭 피드-스루 보상회로를 포함한 전압제어지연 변환기, 시간 증폭기, 그리고 바이너리 위상 검출기로 구성된다. 제안하는 시간-도메인 비교기는 작은 입력 부하 캐패시턴스를 가지며, 클럭 피드-스루 노이즈를 보상한다. 시간-도메인 비교기의 특성을 분석하기 위해 다른 시간-도메인 비교기를 가지는 두 개의 1V 10-bit 200-kS/s 축차근사형 아날로그-디지털 변환기가 0.18-${\mu}m$ 1-poly 6-metal CMOS 공정에서 구현된다. 11.1kHz의 아날로그 입력신호에 대해 측정된 SNDR은 56.27 dB이며, 제안된 시간-도메인 비교기의 클럭 피드-스루 보상회로와 시간 증폭기가 약 6 dB의 SNDR을 향상시킨다. 구현된 10-bit 200-kS/s 축차근사형 아날로그-디지털 변환기의 전력소모와 면적은 각각 10.39 ${\mu}W$와 0.126 mm2 이다.

• 전자공학회논문지SC
• /
• 제39권4호
• /
• pp.25-35
• /
• 2002

본 논문에서는 단일 폴리 공정을 기반으로 하여 8b 해상도로 200MHz의 고속 동작을 하기 위해 최적화된 시간 공유 서브레인징 ADC(Analog-to-Digital Converter)를 제안한다. 제안하는 ADC는 높은 정확도를 요구하는 하위 ADC에 이중 채널 구조를 적용하여 높은 샘플링 주파수를 보장하였고, 새로운 기준 전압 인가 방식을 적용하여 기준 전압의 빠른 정착 시간을 얻으면서 동시에 칩 면적을 크게 감소시켰다. 기준 전압을 생성하는 저항열에서는 선형성 및 속도 향상을 위해 기존의 인터메쉬드 구조를 보완한 새로운 저항열을 사용하였다. 8 비트 수준의 정밀도에서 면적 및 전력 소모를 최소화하기 위해 공통 드레인(common- drain) 증폭기 구조를 사용하여 샘플-앤-홀드 증폭기(Sample-and-Hold Amplifier：SHA)를 설계하였으며, 입력단에 스위치와 캐패시터로 구성된 동적 공통 모드 궤환 회로(Dynamic Common Mode Feedback Circuit)를 사용하여 SHA의 동적 동작 범위(dynamic range)를 증가시켰다. 동시에 상위 ADC와 하위 ADC간의 신호 처리를 단순화시키기 위해 상위 ADC에 새로운 인코딩 회로를 제안하였다.