• Journal of Korea Multimedia Society
• /
• v.11 no.2
• /
• pp.197-205
• /
• 2008

TCP packets occupy over 90% of current Internet traffic thus understanding of TCP throughput is crucial to understand Internet. Under the TCP congestion regime, heterogeneous flows, i.e., flows with different round-trip times (RTTs), that share the same bottleneck link will not attain equal portions of the available bandwidth. In fact, according to the TCP friendly formula, the throughput ratio of two flows is inversely proportional to the ratio of their RTTs. It has also been shown that TCP's unfairness to flows with longer RTTs is accentuated under loss synchronization. In this paper, we show that, injecting bursty background traffic may actually lead to new type of synchronization and result in unfairness to foreground TCP flows with longer RTTs. We propose three different metrics to characterize traffic burstiness and show that these metrics are reliable predictors of TCP unfairness.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.53 no.8
• /
• pp.49-58
• /
• 2016

In designing heterogeneous architecture based application-specific network-on-chips (NoCs), the opportunities of performance improvement would be expanded when applying asynchronous on-chip communication protocol. This is because the wire latency can be configured independently considering the wirelength of each link. In this paper, we develop the delay model of link-wire-length in asynchronous NoC and propose simulated annealing (SA) based floorplan-aware topology generation algorithm to optimize link-wirelengths. Incorporating the generated topology and the associated latency values across all links, we evaluate the performance using the floorplan-annotated sdf (standard delay format) file and RTL-synthesized gate-level netlist. Compared to TopGen, one of general topology generation algorithms, the experimental results show the reduction in latency by 13.7% and in execution time by 11.8% in average with regards to four applications.

• The KIPS Transactions:PartA
• /
• v.9A no.1
• /
• pp.61-74
• /
• 2002

This paper presents a method which synthesizes asynchronous circuits from free-choice Signal Transition Graphs (STGs) with timing constraints. The proposed method synthesizes asynchronous circuits by analyzing: the relations between signal transitions directly from the STGs without generating state graphs. The synthesis procedure decomposes a free-choice STG into deterministic STGs which do not have choice behavior. Then, a timing analysis extracts the timed concurrency and tamed causality relations between any two signal transitions for each deterministic STG. The synthesis procedure synthesizes circuits for each deterministic STG and synthesizes the final circuit by merging the circuits for each deterministic STG. The experimental results show that our method achieves significant reductions in synthesis time for the circuits which have a large state space, and generates circuits that have nearly the same area as compared to previous methods.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.23 no.7
• /
• pp.816-821
• /
• 2019

A counter-type time-to-digital converter was designed using a dual edge T flip-flop. The time-to-digital converter was designed with a $0.18{\mu}m$ CMOS process at a supply voltage of 1.5 volts. In a typical time-to-digital converter, when the period of the clock is T, a conversion error corresponding to the period of the clock occurs due to the asynchronism between the input signal and the clock. However, the clock of the time-to-digital converter proposed in this paper is generated in synchronization with the start signal which is the input signal. As a result, conversion errors that may occur due to asynchronization of the start signal and the clock do not occur. The flip-flops constituting the counters are composed of dual-edge flip-flops operating at the positive and negative edges of the clock to improve the resolution.

• Journal of Families and Better Life
• /
• v.13 no.3
• /
• pp.26-35
• /
• 1995

본 연구는 취업주부의 시간절약재화 및 서비스 요구와 소비행동의 차이를 조사하고 이에 영향을 미치는 요인을 파악하는 것이다 연구대상은 서울 및 수도권지역에 거주하는 40 대 이하취업주부 401명이다 연구결과 시간절약재화 및 서비스 요구는 소비행동보다 유의하 게 높은 것으로 나타났다 시간절약재화 및 서비스 요구와 소비행동에 영향을 미치는 사회경 제.인구학적 변수는 가계생산이론에 근거하여 시간의 가치와 관련된 변수인 주부의 교육수 준 직업지위와 주부소득이었고 주부의 연령 가족수 등도 부분적으로 영향을 주었다 시간절 약재화 및 서비스 요구와 소비행동에 모두 영향을 미치는 심리적 변수는 가정목표지향성 경 제적 취업동기화 경제외적취업동기이고 직업목표지향성도 편의식품 사용정도를 제외하고 영 향을 미쳤다 이러한 연구결과는 취업주부의 시간절약에 필요한 재화 및 서비스에 대한 정보 를 제공하고 소비자 복지증진에 기여할 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10a
• /
• pp.610-612
• /
• 2001

시간 제약 조건을 가진 타임드 페트리넷으로부터 최적화된 비동기식 제어회로를 생성하기 위해서는 시간 분석을 통하여 도달 가능한 상태만으로 구성된 축소 상태 그래프를 생성하는 작업이 매우 중요하다. 본 논문에서는 기존의 방법들이 적용 가능한 타임드 페트리넷의 범주에 제약을 가하거나 혹은 회로의 합성과는 직접적인 상관없이 시간 분석을 위하여 대규모의 시간 상태 그래프를 부가적으로 생성하는 문제를 해결하기 위하여 타임드 페트리넷으로부터 축소된 시간 상태 그래프를 직접적으로 생성하는 방법을 제안 한다 실험 결과는 제안된 방법이 모든 범주의 타임드 페트리넷으로부터 빠른 시간 내에 합성에 충분한 축소된 상태그래프를 생성함을 보여준다.

• Journal of Korea Society of Industrial Information Systems
• /
• v.4 no.4
• /
• pp.1-6
• /
• 1999

When continuous media are transmitted over the communication networks, asynchrony which can not maintain temporal relationships among packets my occur due to a random transit delay. There exist two types of synchronization schemes ; for guaranteed or non-guaranteed resource networks. The former which applies a resource reservation technique maintains delay characteristics however, the latter supply a best-effort service. In this paper, I propose a intra-media synchronization scheme to transmit continuous media on general networks not guaranteeing a bounded delay time. The scheme controls transmission times of the packets by estimating next delay time with the delay distribution So, the arriving packets my be maintained within a limited delay boundary, and playout will be performed after buffering to smoothen small delay variations. To prevent network congestion and maintain minimum quality of service the transmitter performs media scaling-down by dropping the current packet when informed excessive delay from the receiver.

• The KIPS Transactions:PartB
• /
• v.9B no.1
• /
• pp.47-56
• /
• 2002

In the distributed multimedia document system, media objects distributed over a computer network are retrieved from their sources and presented to users according to specified temporal relations. For effective presentation, synchronization has to be supported. Furthermore, since the presentation in the distributed environment is influenced by the network bandwidth and delay, they should be considered for synchronization. This paper proposes a distributed multimedia presentation system that performs presentation effectively in the distributed environment. And it also suggests a method to supports synchronization, in which, network situation and resources are monitored when media objects are transferred from servers to a client. Then a feedback message for the change of them is sent to the server so that the server might adjust the data sending rate to control synchronization. To monitor the situation of network, we use two methods together. One is to manage the level of the buffer by setting thresholds on a buffer and the other is to check the difference between the sending time of a packet from the server and the arrival time of the packet to the client.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2011.01a
• /
• pp.149-153
• /
• 2011

이 연구는 전자교육에서 성인여성 학습자를 중도탈락에 이르게 하는 요인을 도출하고, 이 중에서 가장 큰 영향을 주는 요인을 찾음으로써, 궁극적으로는 수료율을 제고하는데 목적이 있다. 이를 위해, 선행연구 분석을 통해 도출된 9가지 요인 중 어떤 요인이 중도탈락에 영향을 미치고, 그 영향력은 얼마인지 알아보기 위해 16개의 설문문항을 구성하여 K 기관의 교육생을 대상으로 설문을 실시하였다. 연구결과, 전자교육에서 성인여성 학습자의 중도탈락에 영향을 주는 요인은 결혼 여부, 내적 동기, 교육기관의 지원, 가사와 육아, 학습가능 시간 등 5가지로, 내적 동기, 학습가능 시간, 결혼 여부, 교육기관의 지원, 가사와 육아 순으로 중도탈락에 대한 영향을 미쳤다. 즉, 학습진행 시 내적 동기의 만족도가 높을수록, 학습 시간의 부담이 적을수록, 미혼이며, 교육기관의 지원에 만족도가 높을수록, 또 가사와 육아에 부담이 적을수록 수료를 할 가능성이 더 큰 것으로 나타났다. 연구결과를 토대로 전자교육에서 성인여성 학습자의 수료율을 제고하기 위해서는 성인여성을 대상으로 한 전자교육 과정 운영 시 결혼 여부, 내적 동기, 교육기관의 지원, 가사와 육아, 학습가능 시간의 요인을 고려해야하며, 그 중 결혼 여부, 가사와 육아부담 등의 여성학습자의 일반적인 특성에 따른 중도탈락을 줄이기 위해서는 교육기관의 역할이 중요하다. 또한, 성인여성 학습자의 중도탈락에 가장 큰 영향을 미치는 내적 동기 향상을 위해 과정설계 시 여성학습자 위주의 맞춤형 교수설계전략을 세우는 것이 중요하다. 성인여성 대상 전자교육에서의 학습자 중도탈락 요인들의 인과관계 및 그에 따른 영향력을 분석하는 연구를 통해 도출된 결과를 바탕으로 성인여성 학습자의 중도탈락을 줄일 수 있는 실증적인 방법론에 대한 연구를 통해 중도탈락률을 줄이는 것은 물론, 학업성취도 및 만족도를 높이고 나아가서는 여성의 사회진출을 도울 수 있는 연구가 필요하다.

• Journal of KIISE
• /
• v.42 no.1
• /
• pp.1-6
• /
• 2015

Smart electronics are now widely used in everyday life, but the size of the screen of such devices is still too small to fully enjoy multimedia content. Therefore, if the display is comprised of multiple views produced by multiple smart devices, then the screen output size can increase. However, a time delay between the devices can generate a discordance in the video and sound. This paper compares two synchronization techniques that can be used to minimize such a time delay, and proposes a synchronization technique in which, the timing of the screen for each device is calculated by synchronizing the playback time, using the timing information transferred from the control device, and periodically adjusting the playback timing forward or backward. When multimedia content is reproduced using multiple views from multiple smart devices, we can minimize the time delay, regardless of the network quality or the differences in the devices used for this technique.