• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.32 no.1
• /
• pp.40-44
• /
• 2022

Wet etching of α-Ga₂O₃ epitaxy film was performed using a 35 % hydrochloric (HCl) acid solution. As the temperature of the 35 % HCl solution increased, the α-Ga₂O₃ etch rate increased, and the etch rate of 119.6 nm/min was obtained at 75℃, the highest temperature examined in this work. The activation energy for etch reaction was determined to be 0.776 eV, and this suggests that the wet etching of α-Ga₂O₃ in the 35 % HCl solution was dominated by the reaction-limited mechanism. AFM analysis showed that the surface roughness of the etched surface increased as the temperature of the etchant solution increased.

• Korean Journal of Metals and Materials
• /
• v.46 no.3
• /
• pp.169-173
• /
• 2008

Characteristics of etching and induced surface morphology variation by wet-etching of n-type GaN were investigated using phosphoric acidic solutions. Generally, the etch-rate was increased as the temperature of the etch solutions was increased, and the highest etch rate of about $300{\AA}/min$ was achieved at the temperature of $180^{\circ}C$. The morphology variation of the etched surface was observed by optical microscopy and atomic force microscopy. Initially, high density of hexagonal holes or pits were formed on the etched surface at the time of 40 min with the bimodal size of $20{\mu}m$ or $5{\mu}m$, respectively. However, as the etching time was increased further, the lateral size of the hexagonal holes or pits was increased, and finally, joined and merged together at the time of 100 min. This means that the etching of n-type GaN by phosphoric acidic solutions proceeded through the lateral widening and the merging of initial holes and pits.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.7
• /
• pp.1393-1398
• /
• 2009

Conventionally, etching is first considered for microelectronics fabrication process and is specially important in process of a-Si:H thin film transistor for LCD. In this paper, we stabilize properties of device by development of wet and dry etching process. The a-Si:H TFTs of this paper is inverted staggered type. The gate electrode is lower part. The gate electrode is formed by patterning with length of 8 ${\mu}$m${\sim}$16 ${\mu}$m and width of 80${\sim}$200 ${\mu}$m after depositing with gate electrode (Cr) 1500 ${\AA}$under coming 7059 glass substrate. We have fabricated a-SiN:H, conductor, etch-stopper and photo resistor on gate electrode in sequence, respectively. The thickness of these thin films is formed with a-SiN:H (2000 ${\mu}$m), a-Si:H(2000 ${\mu}$m) and n+a-Si:H (500 ${\mu}$m), We have deposited n-a-Si:H, NPR(Negative Photo Resister) layer after forming pattern of Cr gate electrode by etch-stopper pattern. The NPR layer by inverting pattern of upper gate electrode is patterned and the n+a-Si:H layer is etched by the NPR pattern. The NPR layer is removed. After Cr layer is deposited and patterned, the source-drain electrode is formed. In the fabricated TFT, the most frequent problems are over and under etching in etching process. We were able to improve properties of device by strict criterion on wet, dry etching and cleaning process.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1532-1533
• /
• 2007

Hollow형 미세바늘 어레이는 주사기와 패치의 장점을 결합하여 여러 종류의 약물을 통증 없이, 전달할 수 있게 한다. 본 논문에서는 건식 식각 방법과 습식 식각 방법을 이용하여 hollow형 실리콘 미세바늘 어레이를 제작하는 제작 공정과 그 결과를 제시하였다. 미세바늘 어레이의 형태는 실리콘 웨이퍼의 앞면에서 세 번의 식각 공정을 이용해 제작되었는데, 첫 번째 건식 식각 공정으로 피부에의 침투를 원활히 하기 위해 바늘 끝을 형성하고, 두 번째 건식 식각 공정으로 바늘의 길이를 조절하며, 마지막 HNA solution을 이용한 습식 식각 공정으로 바늘을 더 가늘게 만들면서 끝을 더 날카롭게 식각한다. 바늘을 통해 약물전달이 가능하도록 웨이퍼의 뒷면으로부터 건식 식각 공정을 이용해 약물 주입통로를 형성하였다. 제작된 Hollow형 실리콘 미세바늘 어레이는 $170\;{\mu}m$의 너비와 $230\;{\mu}m$의 길이, 직경 $40\;{\mu}m$의 약물 주입통로를 가지고 있으며, $1\;cm^2$의 시편 위에 $1000\;{\mu}m$의 피치로 $9{\times}9$ 개의 바늘을 형성하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.93.2-93.2
• /
• 2018

최근 기후 변화 문제로 $CO_2$배출량 억제 정책에 따라 열전재료가 다양한 분야에 크게 주목 받고 있다. 열전 모듈은 전류를 흘려 온도차를 발생시키는 펠티어 효과와 온도차를 전력으로 변환하는 제백 효과를 이용한다. 열전발전용에 적용되는 상용 열전모듈의 경우, 열전소자의 접합부의 수는 수십 개 이상이다. 따라서 단 한 개의 접합 불량 열전소자가 모듈 전체의 열전성능에 큰 영향을 미친다. 현재 상용화 된 Bi-Te계 열전 모듈은 Bi-Te의 Te와 Sn계 솔더의 주성분인 Sn이 $250^{\circ}C$ 부근에서 취성의 Sn-Te계 금속 화합물을 형성한다고 알려져 있다. 이 때 생성된 Sn-Te 화합물은 열전모듈의 접합강도를 약화시키고 이로 인해 열전모듈의 접합 신뢰성을 크게 저하 시킬 수 있다. 이를 해결하기 위해 솔더와 소자 사이에 확산방지층이 적용되고 있으며, 이 중에서 니켈합금이 가장 널리 적용되고 있다. 니켈층을 형성시키는 방법 중에서, 무전해 도금법은 간단하게 열전소자 표면 위에 도금 층을 균일한 두께로 만들어 낼 수 있다. 하지만, 니켈 도금층과 Bi-Te 소자 간에 화학적 결함이 존재하지 않기 때문에, 무전해 니켈 도금층의 밀착성이 떨어진다. 이 때. 소자 표면에 거칠기 효과(anchor effect)를 부여하기 위해 물리적 샌딩법을 사용하는데 이 방법의 경우 소자에 크랙 같은 손상을 미쳐 열전모듈의 신뢰성 저하를 가져온다. 그러므로 거칠기 효과를 부여하면서 소자에 손상을 최소화하는 습식 식각법을 개발하여 Bi-Te계 열전소자의 표면 조도를 조절하고 무전해 Ni-P 도금을 실시하였다. 그리고 열처리 유무에 따른 열전모듈의 접합강도를 측정하였으며, 제작한 열전 모듈의 접합부 및 파단부의 계면 분석하여 무전해 Ni-P도금을 위한 습식식각법(wet etching법)에 대하여 검토하였다. N-type은 질산과 구연산의 혼합수용액에, P-type은 왕수에 습식 식각처리를 해서 적당히 표면 조도를 조절한 후에 EPMA로 분석을 해본 결과 니켈 도금층과 Bi-Te 소자 간에 anchor effect가 부여 된 것을 확인했다. 습식 식각에 의해서 제조된 열전모듈의 접합강도는 종래의 알루미나 샌딩법으로 제조한 열전모듈 보다 높은 접합강도를 나타내었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.48 no.1
• /
• pp.1-6
• /
• 2011

We have developed the process of forming one body S-type cantilever probe in the recessed trench for fine-pitched MEMS probe card. The probe (cantilever beam and pyramid tip) was formed using Deep RIE etching and wet etching. The pyramid tip was formed by the wet etching using KOH and TMAH. The process of forming the curved probe was also developed by the wet etching. Therefore, the fabricated probe is applicable for the probe card for DRAM, Flash memory and RF devices tests and probe tip for IC test socket.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.701-701
• /
• 2013

표면조직화는 입사되는 빛의 반사를 줄이고 태양전지 내부에서 빛의 이동거리를 길게하여 효율을 향상시키는 중요한 요소가 된다. 결정질 실리콘 표면 조직화에서 일반적으로 알카리 습식 식각이 많이 사용되며 이 식각 방법으로 반사도를 400~1000 nm의 파장에서 평균 11%까지 줄일 수 있다. 본 논문에서는 빛의 반사를 더 줄여 단락전류를 향상 시키기 위해 기존 NaOH를 이용한 표면 조직화를 수행한 후에 반응성 이온 식각 공정을 적용하는 2단계 표면 조직화 공정을 최적화 하였다. 먼저 NaOH 2%, IPA 7.5%용액에서 $80^{\circ}C$ 유지하면서 35분간 식각을 한 후에 ICP 장치에서 SF6/O2 비율 1:1, 공정 압력 25 mTorr, 시간 200 s로 고정하고 RF 파워를 25~200 W로 변화를 주면서 실험 하였다. 그 결과 마이크로 크기의 피라미드 위에 나노 크기의 피라미드를 형성할 수 있었으며 400~1,000 nm 파장에서 평균 4.96%까지 반사도를 낮출 수 있었다. 기존 알카리 식각 공정에 비해 반사도가 많이 낮아지게 되어 입사되는 빛의 양이 증가함으로서 단락전류가 증가하고 효율이 향상될 것으로 기대된다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1997.05a
• /
• pp.26-26
• /
• 1997

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.61-61
• /
• 1999

저항이 5$\Omega$-cm인 n-type Si(100) 웨이퍼를 실리콘 식각시 마스크로 사용하기 위하여 습식 열산화법을 이용하여 100$0^{\circ}C$에서 SiO2을 2400$\AA$ 성장시킨 후, OPCVD 공정을 통해 785$^{\circ}C$서 SiH2Cl2 가스 30sccm과 NH3가스 100sccm을 이용하여 Si3N4를 3000$\AA$ 증착시켰다. 이 웨이퍼를 포토-리쏘그라피 공정을 거쳐 지름 2$\mu\textrm{m}$의 포토레지스트 패턴을 제작한 후 600W의 RF power하에서 CF4 가스 10sccm, CHF3 가스 15sccm, O2가스 8sccm 및 Ar가스 10sccm을 이용하여 MERIE 방법으로 Si3N4를 식각한 다음, 7:1 BHF 용액내에서 30초간의 습식식각을 통해 40wt.%의 KOH 용액내에 8$0^{\circ}C$에서 30초간의 이방성 식각을 통해 피라미드 모양의 Si FEA(field emitter array)를 제작하였다. 본 실험은 다음과 같이 완성된 Si FEA를 샤프닝 산화 후 산화막 식각을 통해 마스크를 제거한 다음, tip의 열화학적 내구성을 증가시키고 장시간 구동시 안정성과 전계방출 전류밀도를 높이기 위해 tip의 표면에 Ti를 sputter 방법으로 약 300$\AA$ 증착시킨 후, RTA 장비를 이용하여 2단계 열처리 (first annealing:$600^{\circ}C$/30sec, second annealing : 85$0^{\circ}C$/15sec)를 통해 Si FEA의 경우보다 낮은 turn-on 전압과 높은 전계방출 특성을 나타낼 것으로 기대된다.

• Journal of the Microelectronics and Packaging Society
• /
• v.19 no.4
• /
• pp.51-56
• /
• 2012

In order to fabricate through-Si-vias for thermal vias by using wet etching process, anisotropic etching behavior of Si substrate was investigated as functions of concentration and temperature of TMAH solution in this study. The etching rate of 5 wt%, 10 wt%, and 25 wt% TMAH solutions, of which temperature was maintained at $80^{\circ}C$, was $0.76{\mu}m/min$, $0.75{\mu}m/min$, and $0.30{\mu}m/min$, respectively. With changing the temperature of 10 wt% TMAH solution to $20^{\circ}C$ and $50^{\circ}C$, the etching rate was reduced to $0.067{\mu}m/min$ and $0.233{\mu}m/min$, respectively. Through-Si-vias of $500{\mu}m$-depth could be fabricated by etching a Si substrate for 5 hours in 10 wt% TMAH solution at $80^{\circ}C$ after forming same via-pattern on each side of the Si substrate.