• Proceedings of the KIEE Conference
• /
• 1987.07a
• /
• pp.509-512
• /
• 1987

We report that the optimum substrate temperature to fabricate a-Si:H $n^+-p-p^+$ cell decreases with increasing the boron concentration in the Player. The results can be explained as the dependence of substrate temperature for the relaxation of silicon atoms and the bonded hydrogen concentration in the player.

• Korean Journal of Materials Research
• /
• v.8 no.4
• /
• pp.359-361
• /
• 1998

Visible photoluminescence(PU was observed from hydrogenated amorphous silicon deposited on silicon(a-Si : H/Si) using electron cyclotron resonance plasma enhanced chemical vapor deposition (ECR- PECVD) with silane ($SiH_{4}$) gas as the reactant source. The PL spectra from a-Si : H/Si were very similar to those from porous silicon. Hydrogen contents of samples annealed under oxygen atmosphere for 2minutes at $500^{\circ}C$ by rapid thermal annealing were reduced to 1~2%, and the samples did not show visible PL, indicating that hydrogen has a very important role in the PL process of a- Si : H/Si. As the thickness of deposited a-Si : H film increased, PL intensity decreased. The visi¬ble PL from a-Si: H deposited on Si by ECR-PECVD with $SiH_{4}$ . is suggested to be from silicon hydrides formed at the interface between the Si substrate and the deposited a-Si : H film during the deposition.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.8 no.4
• /
• pp.821-825
• /
• 2004

The a-Si：H TFTs decreasing parasitic capacitance of source-drain is fabricated on glass. The structure of a-Si：H TFTs is inverted staggered. The gate electrode is formed by patterning with length of 8 ${\mu}m∼16 ${\mu}m. and width of 80∼200 ${\mu}m after depositing with gate electrode (Cr) 1500 under coming 7059 glass substrate. We have fabricated a-SiN：H, conductor, etch-stopper and photoresistor on gate electrode in sequence, respectively. The thickness of these thin films is formed with a-SiN：H (2000 ), a-Si：H(2000 ) and n+a-Si：H (500). We have deposited n+a-Si：H ,NPR(Negative Photo Resister) layer after forming pattern of Cr gate electrode by etch-stopper pattern. The NPR layer by inverting pattern of upper gate electrode is patterned and the n+a-Si：H layer is etched by the NPR pattern. The NPR layer is removed. After Cr layer is deposited and patterned, the source-drain electrode is formed. The a-Si：H TFTs decreasing parasitic capacitance of source-drain has channel length of 8 ~20 ${\mu}m and channel width of 80∼200 ${\mu}m. And it shows drain current of 8 ${\mu}A at 20 gate voltages, Ion/Ioff ratio of 108 and Vth of 4 volts.

• Proceedings of the KIEE Conference
• /
• 2006.07c
• /
• pp.1295-1296
• /
• 2006

수소화된 비정질 실리콘 박막 트랜지스터(a-Si:H TFT)의 이력 현상이 능동형 유기 발광 다이오드(Active-Matrix Organic Light Emitting Diode) 디스플레이 패널을 구동할 경우에, 발생할 수 있는 잔상(Residual Image) 문제를 단위 소자 및 회로에서 실험을 통하여 규명하였다. 게이트 시작 전압을 바꾸어 VGS-ID 특성을 측정할 경우, 게이트 시작 전압이 5V에서 시작한 VGS-ID 곡선이 10V에서 시작한 VGS-ID 곡선에 비해 왼쪽으로 0.15V 이동하였다. 이러한 결과는 게이트 시작 전압의 차이에 의해 발생한 트랩된 전하량(Trapped Charge) 변화로 설명할 수 있다. 또한, 인가하는 게이트 전압 간격을 0.5V에서 0.05V로 감소시켰을 때 전하 디트래핑 비율의 변화(Charge De-trapping Rate)로 인하여, 이력 현상(Hysteresis Phenomenon)으로 인한 단위 소자에서의 문턱전압의 변화가 0.78V에서 0.39V로 감소함을 관찰하였다. 제작된 2-TFT 1-Capacitor의 ANGLED 화소에서 (n-1)번째 프레임에서의 OLED 전류가 (n)번째 프레임에서의 OLED 전류에 35%의 전류오차를 발생시키는 것을 측정 및 분석하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.10a
• /
• pp.583-587
• /
• 2008

본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정에서 가장 중요한 광 식각 공정을 중심으로 전체 공정을 개발하고, 공정의 안정성을 개선하여 소자의 신뢰성을 높이고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+a-Si:H$ 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+a-Si:H$ 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 광 식각 공정으로 각 단위 박막의 특성에 맞는 광식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 광식각공정시 발생하며, PR의 잔존이나 세척 시 얇은 화학막이 표면에 남거나 생겨서 발생되기도 하며, 이는 소자를 파괴시키는 주된 원인이 될 수 있다. 이와 같이 공정에 보다 엄격한 기준의 PR 패터닝, 박막의 식각 그리고 세척 등의 처리공정을 정밀하게 조절하여 소자의 특성을 확실히 개선 할 수 있었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.10a
• /
• pp.575-578
• /
• 2008

본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정중 가장 중요한 식각 공정에서 각 박막의 특성에 맞는 습식 및 건식식각공정을 개발하여 소자의 특성을 안정시키고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터 층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+$a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+$a-Si:H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 식각 공정으로 각 단위 박막의 특성에 맞는 건식 및 습식식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 식각 공정시 over 및 under etching 이며, 정확한 식각을 위하여 각 박막에 맞는 식각공정을 개발하여 소자의 최적 특성을 제공하고자한다. 이와 같이 공정에 보다 엄격한 기준의 건식 및 습식식각 공정 그리고 세척 등의 처리공정을 정밀하게 실시하여 소자의 특성을 확실히 개선 할 수 있었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.2
• /
• pp.28-28
• /
• 2001

능동제어형 전계방출 디스플레이의 전자공급원으로서 능동제어형 전계 에미터 어레이의 회로모델이 제안되었다. 능동제어형 전계 에미터 어레이는 전계방출을 안정화시키고 저전력구동을 위한 수소화 된 비정질 실리콘 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이로 구성되었고 같은 유리기판 위에 제작되었다. 비정질 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이의 전기적 특성으로부터 추출된 기본 모델 변수는 제안된 능동제어형 전계 에미터 어레이 회로모델에 입력되었고 SPICE 회로 시뮬레이터를 사용하여 특성을 분석하였다. 제작된 소자의 측정값과 DC 시뮬레이션 결과를 비교한 결과 두 값이 상당히 일치함으로써 등가회로 모델의 정확성을 확인하였다. 또한 제작된 소자의 transient 시뮬레이션 결과 전계 에미터 어레이의 게이트 커패시턴스와 TFT의 구동능력이 반응시간에 가장 크게 영향을 끼치고 있음을 확인하였다. 제작된 능동제어형 전계방출 에미터 어레이는 pulse width modulation으로 구동하는 경우 15㎲의 반응시간을 얻었고 이 값으로는 4bit/color의 계조(gray scale)표현이 가능하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.64-64
• /
• 1999

다결정 실리콘-게르마늄(poly-SiGe)은 태양전지 및 TFT-LCD와 같은 소자 응용에 있어서 중요하게 연구되고 있는 물질이다. 우리는 수소화된 비정질 실리콘-게르마늄 (a-Si1-xGex:H) 박막을 증착시키고 고상결정화시키며 XRD(x-ray diffraction) 및 ESR (electron spin resonance) 측정을 수행하였다. PECVD 증착가스는 SiH4과 GeH4가스를 사용하였고 Ge의 성분비는 x=0.0, 0.1, 0.5 정도로 조절되었다. 기판은 Corning 1737 glass를 사용하였고, 기판 온도는 20$0^{\circ}C$ 이었다. 증착압력과 r.f. 전력은 각각 0.6Torr와 3W이었다. 증착된 SiGe 박막은 고상결정화를 위해 $600^{\circ}C$ N2 분위기에서 가열되고, 그에 따른 XRD 및 ESR spectrum의 변화를 관찰하였다. ESR 측정은 X-band 그리고 상온에서 행해졌다. 먼저 XRD 측정으로부터 박막의 고상결정화 정도를 알 수 있었고, 고상결정화 과정이 초기 핵형성 단계와 결정화 단계, 그리고 더 이상 결정화가 일어나지 않는 완료 단계로 구분될 수 있음을 보여주었다. X값이 증가함에 따라 결정화 시간은 훨씬 단축되었다. ESR로 측정된 스핀 밀도는 a-Si1-xGex:H 박막이 처음 가열됨에 따라 전체적으로 크게 증가했다가, 결정화가 일어나면서 다시 감소하여 나중에는 거의 변화가 없었다. ESR 신호의 초기 증가는 수소 이탈에 의한 dangling bond의 증가에 기인하며, 다음 단계의 감소 및 안정 상태는 결정화에 따른 결정경계 영역의 감소와 결함들의 안정성에 기인하는 것으로 생각된다. 그러나 흥미로운 것은 Si1-xGex 합금의 경우 가열시간이 증가됨에 따라 Si-db(Si-dangling bond)와 Ge-db에 의한 신호가 서로 분리되어 나타났으며, 이 Si-db 스핀 밀도와 Ge-db 스핀밀도의 변화정도는 x값에 크게 의존함을 보여준 것이다. 즉 순수한 a-Si:H의 경우 Si-db 의 스핀밀도의 증가시간은 4시간 정도였고, 그리고 다시 감소하였으며, x=0.1 인 박막에서 Si-db와 Ge-db의 변화 시간은 순수 S-db 변화의 경우와 거의 유사하였다. 그러나 x=0.5 샘플에서는 Si-db의 변화가 빨라져서 0.1 시간 안에 증가되었고, Ge-db의 변화는 더 빠르게 수 분 동안에 증가 된후 다시 감소하였다. 이것은 수소의 Si에 대한 친화력 뿐 만아니라 Si-H과 Ge-H 결합에너지가 주위 원자들의 구성에 크게 영향받을 수 있는 가능성을 제시해준다.

• Journal of the Korean Vacuum Society
• /
• v.17 no.6
• /
• pp.528-537
• /
• 2008

60 nm and 20 nm thick hydrogenated amorphous silicon(a-Si:H) layers were deposited on 200 nm $SiO_2$/single-Si substrates by inductively coupled plasma chemical vapor deposition(ICP-CVD). Subsequently, 30 nm-Ni layers were deposited by an e-beam evaporator. Finally, 30 nm-Ni/(60 nm and 20 nm) a-Si:H/200 nm-$SiO_2$/single-Si structures were prepared. The prepared samples were annealed by rapid thermal annealing(RTA) from $200^{\circ}C$ to $500^{\circ}C$ in $50^{\circ}C$ increments for 40 sec. A four-point tester, high resolution X-ray diffraction(HRXRD), field emission scanning electron microscopy(FE-SEM), transmission electron microscopy(TEM), and scanning probe microscopy(SPM) were used to examine the sheet resistance, phase transformation, in-plane microstructure, cross-sectional microstructure, and surface roughness, respectively. The nickel silicide from the 60 nm a-Si:H substrate showed low sheet resistance from $400^{\circ}C$ which is compatible for low temperature processing. The nickel silicide from 20 nm a-Si:H substrate showed low resistance from $300^{\circ}C$. Through HRXRD analysis, the phase transformation occurred with silicidation temperature without a-Si:H layer thickness dependence. With the result of FE-SEM and TEM, the nickel silicides from 60 nm a-Si:H substrate showed the microstructure of 60 nm-thick silicide layers with the residual silicon regime, while the ones from 20 nm a-Si:H formed 20 nm-thick uniform silicide layers. In case of SPM, the RMS value of nickel silicide layers increased as the silicidation temperature increased. Especially, the nickel silicide from 20 nm a-Si:H substrate showed the lowest RMS value of 0.75 at $300^{\circ}C$.

• Journal of the Korean Vacuum Society
• /
• v.7 no.1
• /
• pp.29-34
• /
• 1998

The solid-phase crystallization (SPC) of plasma-enhanced chemical vapor depsoited (PECVD) amorphous silicon (a-Si) films ha s been investigated by x-ray diffraction (XRD). The a-Si films were prepared on Si (100) wafers using $SiH_4$ gas and without $H_2$ dilution at the substrate temperatures between $120^{\circ}C$ and $380^{\circ}C$, and than annealed at $600^{\circ}C$ for crystallization. The annealed samples exhibited (111), (220), and (311) XRD peaks with preferential orientation of (111). The XRD peak intensities increased as the substrate temperature decreased, and the $H_2$dilution suppressed the solid-phase crystallization. The average grain size estimated by XRD analysis for the (111) texture has increased from about 10 nm to about 30 nm, as the substrate temperature decreased. The deposition rate also increased with the decreasing substrate temperature and the grain size was closely dependent on the deposition rate of the films. The grain size enhancement was attributed to an increase of the structural disorder of the Si network.