• Proceedings of the Optical Society of Korea Conference
• /
• 2000.02a
• /
• pp.172-173
• /
• 2000

디지털 시대에 접어들면서 반도체 소자들에 대한 고속화 및 소형화 요구가 더욱 증대되었으며 이를 충족시키기 위해서 고집적, 고성능의 소자 제작기술에 대한 관심이 높아지고 있다. 이에 따라 필연적으로 게이트 유전 박막의 두께가 1 nm 정도까지 얇아질 것으로 예측되고 있다[표 1 참조].$^{(1)}$ 박막의 두께가 얇아지면서 박막과 기판 사이에 존재하는 계면층이 반도체 소자의 결함 원인으로 대두되었고 이러한 결함을 제거하기 위해서는 계면층에 대한 정보를 정확하게 알아내어야 한다. (중략)

• Korean Journal of Optics and Photonics
• /
• v.33 no.4
• /
• pp.137-145
• /
• 2022

A directional coupler device, one of the fundamental components of photonic integrated circuits, distributes optical power by evanescent field coupling between two adjacent optical waveguides. In this paper, the design process for manufacturing a directional coupler device is reviewed, and the accuracy of the design results, as seen from the characteristics of the actual fabricated device, is confirmed. When designing a directional coupler device through a two-dimensional (2D) beam-propagation-method (BPM) simulation, an optical structure is converted to a two-dimensional planar structure through the effective index method. After fabricating the directional coupler device array, the characteristics are measured. To supplement the 2D-BPM results that are different from the experimental results, a 3D-BPM simulation is performed. Although 3D-BPM simulation requires more computational resources, the simulation result is closer to the experimental results. Furthermore, the waveguide core refractive index used in 3D-BPM is adjusted to produce a simulation result consistent with the experimental results. The proposed design procedure enables accurate design of directional coupler devices, predicting the experimental results based on 3D-BPM.

• 전기의세계
• /
• v.28 no.9
• /
• pp.10-15
• /
• 1979

Si의 결정결함, 특히 dislocation 같은 것은 능동소자의 전기적특성에 큰영향을 끼친다. 그 중에서도 고온의 반도체 제조과정에서 결정결함이 발생하기 쉽다. 특히 에미터 확산시 고농도 불순물 또는 확산과정에서 종종 나타나는 dislocation 같은 결정결함이 가장 문제이다. Si보다 원자반경이 작은 P(인), B(붕소) 같은 불순물을 확산시킬때 원자반경의 차이에 의하여 확산층에 나타나는 strain은 확산으로 인한 dislocation에 의해 이완된다. 여기서 첫째, 확산으로 기인된 dislocation의 발생을 살펴보고 둘째, dislocation이 없는 고농도 확산에 대한 새로운 mechanism을 알아보고 마지막으로 전기적 특성에 대한 확산으로 생성된 결정결함의 영향을 논해 보기로 한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.2 s.344
• /
• pp.1-7
• /
• 2006

This is a preliminary study on the MEMS(Miro Electro Mechanical System) electrostatic power generator. It suggested a converting device to change from the electrostatic to the dynamic electricity. To testify, it used Silvaco simulation tools(Athena and Atlas) and fabricated the converting device. The result of the simulation and test it seems to convert electrostatic into dynamic electricity effectively.

• The Proceeding of the Korean Institute of Electromagnetic Engineering and Science
• /
• v.14 no.2
• /
• pp.75-82
• /
• 2003

이동체 탑재형 안테나는 설치 장소의 특성상 소형화와 경량화가 필수적인 요소이다. 그러므로 이동체 탑재형 안테나의 경우 반사판형 안테나보다 마이크로스트립 어레이 안테나가 널리 쓰이고 있다. 본 고에서는 마이크로 스트립 슬롯 어레이 안테나를 설계하였다. 만족스러운 고 이득을 얻을 수 있으며 동시에 패치 소자의 개수를 줄이기 위해 패치 단일 소자가 가급적 고 이득을 낼 수 있는 구조로 설계하였다. 본 고에서 설계한 슬롯 안테나는 기생슬롯을 가진 H 자형 타입의 소자이다. 설계는 제작상의 오차를 고려하여, 운용 주파수 11.7~12.75 GHz에서 VSWR 1.8:1 이하를 목표로 하였다. 제작된 안테나의 측정결과는 11.7~12.75 GHz대역에 걸쳐 VSWR < 1.8의 만족한 결과를 보이고, 단일 소자의 시뮬레이션 이득 결과는 10 dBi를 보였으며 $4\times4$ 어레이를 했을 경우 이득은 22 dBi의 값을 보였다. 제작되어진 안테나는 추후 급전 네트웍의 최적화를 통해 상호 간섭(Mutual Coupling)을 최소화하여 효율을 최대화한다면 직접 위성 서비스를 수신하기 위한 초소형 안테나로 활용될 수 있을 것으로 기대된다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.11a
• /
• pp.269-270
• /
• 2015

상용 교류전원 환경에서 구동되는 조명용 OLED의 연구를 위하여 적색 형광 소자를 제작하여 교류 순방향 바이어스 인가에 따른 유기 전계발광 소자의 발광 특성을 분석하였다. 순방향 교류전원으로 구동된 유기발광 소자의 경우 직류 구동 방식과 비교하여 인가전압에 따른 전류 밀도와 발광 휘도는 유사한 특성을 나타내나, 높은 구동 전압에서 시간에 따른 열화가 빠르게 진행되는 결과를 나타내었다. 이러한 원인은 동일한 인가전압에서 교류의 경우 첨두치 전압이 높아 OLED 구동에 치명적인 열화의 원인으로 작용한다는 것을 실험적으로 확인하였다. 조명 용도로 교류전원 환경에서 OLED를 직결로 구동시키기 위해서는 소자를 안정적으로 구동할 수 있는 전압 범위의 첨두치 전압 조건에서 충분한 휘도와 효율 특성이 요구됨을 본 연구 결과를 통해 알 수 있다.

• Applied Chemistry for Engineering
• /
• v.35 no.2
• /
• pp.128-133
• /
• 2024

Although antisolvent-assisted crystallization is one of the promising processes to produce high-quality perovskite films, general antisolvents such as chlorobenzene (CB) have toxic and volatile properties. In addition, CB is not suitable to control the crystallization of perovskite in the atmospheric air. In this work, isopropyl acetate (IA) is used as an eco-friendly antisolvent to demonstrate air-processed perovskite solar cells, and ethyl-4-cyanocinnamate (E4CN) with a cyano group, carbonyl group, and aromatic ring is introduced in IA to improve the performance and stability of devices. Defects at the surface and grain boundaries of the perovskite layer, such as un-coordinated Pb²⁺ and iodine, can be decreased resulting from the interaction of E4CN and perovskite, and thus reduced recombination and enhanced carrier transport can be expected. As a result, the perovskite device with E4CN achieves a high maximum power conversion efficiency (PCE) of 18.89% and outstanding stability, maintaining 60% of the initial efficiency for 300 h in the air without any encapsulation.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.254-254
• /
• 2010

기존의 부유게이트를 이용한 플래시 메모리는 소자의 크기를 줄이는데 한계가 있기 때문에 이를 해결하기 위한 비휘발성 메모리 소자로 CTF가 큰 관심을 받고 있다. CTF 메모리 소자는 기존의 플래쉬 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 데이터의 저장 기간이 길며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 최근 터널 장벽의 두께와 종류를 변화시킨 소자의 전기적 특성을 향상하기 위한 연구들은 많이 있었지만, 터널 장벽의 적층구조 변화에 대한 연구는 비교적 적다. 본 연구에서는 터널 장벽의 적층구조 변화에 따른 CTF 메모리 소자의 프로그램 동작 특성 변화에 대해 관찰하였다. 기존의 단일 산화막 (silicon oxide; O) 대신 산화막과 higk-k 물질인 질화막 (silicon nitride; N)을 조합하여 ON, NON, ONO로 터널 장벽의 여러 가지 적층 구조를 가진 소자를 설계하여 각 소자의 프로그램 동작 특성을 조사하였다. CTF 메모리 소자의 프로그램 동작 특성을 거리와 시간에 따른 연속방정식, Shockley-Read-Hall 유사 트랩 포획 방정식 및 푸아송 방정식을 유한차분법을 사용하여 수치해석으로 분석하였다. WKB 근사를 이용하여 인가된 전계의 크기에 따라 터널링 현상에 의해 트랩층으로 주입하는 전자의 양을 계산하였다. 또한, 터널 장벽의 적층구조 변화에 따른 트랩층의 전도대역과 트랩층 내부에 분포하는 전자의 양을 시간에 따라 계산하였다. 계산 결과에서 터널 장벽의 적층구조 변화가 CTF 메모리 소자의 프로그램 동작 특성에 미치는 영향을 알 수 있었다. 소자의 프로그램 동작 특성을 분석함으로써 CTF 메모리 소자에 적합한 터널 장벽의 구조를 알 수 있었다. 기존의 단일 산화막보다 얇아진 산화막의 두께와 낮은 질화막의 에너지 장벽 높이로 전자의 터널링 현상이 더 쉽게 일어나기 때문에 ON 구조로 터널 장벽을 적층한 CTF 메모리 소자의 프로그램 속도가 가장 빠르게 나타났다. 이러한 결과는 터널 장벽의 구조적 변화가 전자의 터널 효과에 미치는 영향을 이해하고 프로그램 동작 속도가 빠른 CTF 메모리 소자의 최적화에 도움을 줄 수 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.476-477
• /
• 2013

반도체의 성능은 최근 10년 사이에 급격하게 발전했고 아날로그 및 디지털 회로 소자들에 있어 저전력/고속 특성 요구가 커지고 있다 [1]. 상온에서 30,000 $cm^2$/Vs 이상의 전자 이동도를 가지며 큰 conduction band offset을 갖는 InAs/AlSb 2차원전자가스(2DEG) 소자는 Spinorbit-interaction의 값이 매우 커서 SPIN-FET 소자로 크게 주목받고 있다 [2]. 본 발표자들은 GaAs 기판위에 성장한 InAs 2DEG HEMT 소자의 전/자기적인 특성과 고속반응 물질로 주목 받는 InSb 박막소자의 doping 특성에 따른 전기적/물리적인 특성의 평가에 대해 그 결과를 소개하고자 한다. 격자정합과 Semi-insulating 기판의 부재로 상용화되어 있는 GaAs와 InP 기판위에 물질차이에 따른 고유의 한계 특성을 줄이기 위한 Pseudomorphic이라 불리는 특별한 박막 성장 기법을 적용하여 높은 전자 이동도를 가지며 spin length가 길어 Spin-FET로서 크게 주목받고 있는 InAs 2DEG HEMT 소자를 완성시켰다. 60,000 ($cm^2$/Vs) 이상의 높은 전자 이동도를 갖는 소자의 구현을 목표로 연구를 진행하였으며 1.8 K에서 측정된 Spin-orbit interaction의 값은 6.3e-12 (eVm)이다. InAs/InGaAs/InAlAs 및 InGaAs/InAlAs 구조의 InP 기반의 소자에서 보다 큰 값으로 향후 Spin-FET 응용에 크게 기대하고 있다. 또한, GaAs 기판위에 구현된 InSb 소자는 격자부정합 감소를 위해 InAs 양자점을 사용하여 약 $2.6{\mu}m$ 두께로 구현된 InSb 박막 소자는 상온에서 약 60,400 ($cm^2$/Vs)의 상온 전자이동도를 보였으며 현재 동일 두께에서 세계 최고결과(~50,000 $cm^2$/Vs)에 비해 월등하게 높은 값을 보이고 있다. Hall bar pattern 공정을 거쳐 완성된 소자는 측정 결과 10~20% 이상 향상된 전자 이동도를 보였다. 2e18/$cm^3$ 미만의 p-doping의 경우, 상온에서 n-type 특성을 보이나, 저온에서 p-type으로 변하는 특성을 보였고 n-doping의 경우 5e17/$cm^3$까지는 전자 이동도만 감소하고, doping에 의한 효과는 크게 없었다. 1e18/$cm^3$의 높은 doping을 할 경우 carrier가 증가하는 것을 확인했다. 이상의 측정 결과로 Spin-FET 소자로서 아주 우수하다는 것을 확인할 수 있었고 n-/p- type이 특성을 고려한 high quality InSb 박막소자의 응용을 위한 중요한 정보를 얻을 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.417-417
• /
• 2012

나노복합체를 이용하여 제작한 유기 쌍안정성 형태의 비휘발성 메모리 소자는 간단한 공정과 플렉서블 기기에 응용 가능성 때문에 많은 연구가 진행되고 있다. 나노복합체를 사용하여 제작한 비휘발성 메모리 소자의 전기적 성질에 대한 연구는 많이 진행되었으나, Scale-dwon 효과를 고려한 연구가 미흡하다. 본 연구에서는 polyestrene (PS) 박막 층 내부에 분산된 InP 나노입자를 사용한 메모리 소자를 제작하여 전기적 특성을 관찰하였다. InP 나노입자를 PS와 용매인 octadecene에 용해한 후에 초음파 교반기를 사용하여 두 물질을 고르게 섞었다. 고도핑된 Si 기판위에 100 nm 두께의 $SiO_2$ 위에 InP 나노입자와 PS가 섞인 용액을 스핀 코팅한 후, 열을 가해 용매를 제거하여 InP 나노입자가 PS에 분산되어 있는 나노복합체 박막을 형성하였다. 형성된 나노복합체 박막 위에 상부 전극으로 Al을 열증착하여 비휘발성 메모리 소자를 제작하였다. 제작된 메모리 소자는 Al 전극을 마스크를 사용하여 플라즈마 에싱 장비로 에칭을 하였다. 에칭된 소자와 에칭하지 않은 소자의 정전용량-전압 특성을 측정하였다. Flat band 이동은 에칭된 소자가 0.3 V이며 에칭하지 않은 소자는 1.3 V이다. 실험 결과는 에칭을 통해 전기장에 영향 받는 영역이 작아지므로 flat band 이동이 줄어들었다. 에칭방법을 통한 scale-down 효과로 정전용량이 줄어드는 것을 알 수 있었다.