• Journal of KIISE:Computing Practices and Letters
• /
• v.8 no.4
• /
• pp.468-478
• /
• 2002

In this paper, we designed a B-WLL MAC(Media Access Control) protocol and validated its operation for implementation of high-speed subscriber networks. Our MAC protocol was designed by SDL using the DAVIC specifications based upon the variable contention/reserved time slot allocation algorithm. For validation of our MAC protocol, Syntax and semantic error check were performed by the Simulation Builder of ObjectGeode and the MAC(Message Sequence Chart) respectively. The validation results showed that our B-WLL MAC protocol is working correctly and may successfully support B-WLL services.

• Journal of the Korean GEO-environmental Society
• /
• v.4 no.4
• /
• pp.73-84
• /
• 2003

In this study, the economic pile design procedure using the proof test results was proposed. In order to improve the inappropriate pile design routine, the proof test for 6 pile cases were performed and the construction saving effect were analyzed. The saving rate of construction cost with the small diameter piles and the large diameter drilled shafts were 34 - 47 and 0 - 55 %, respectively.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.11a
• /
• pp.649-651
• /
• 2012

본 논문에서는 Core-A를 이용한 실시간 영상 신호 처리 SoC 설계와 검증에 대해 기술한다. 영상 신호 처리를 위한 방식으로 SoC를 사용하였으며 영상 처리를 위한 ISP를 설계하였다. 영상 처리를 위한 마이크로프로세서는 코드밀도를 높이고 Verilog HDL을 사용하여 기술되어 여러 응용분야에서 최적화할 수 있는 국내에서 개발된 Core-A를 사용하였다. 본 논문에서 제안한 SoC는 Verilog HDL언어로 설계 되었고, 기본 SoC의 구조는 Core-A, AMBA Bus, ISP, Memory controller, Uart로 구성하였다. 구현된 SoC는 다양한 영상 신호 처리를 지원하여 향후 영상압축 인코더의 실시간 이미지 처리용 소스로 사용할 수 있고 신호 처리 알고리즘 검증용에도 유용하게 사용될 수 있을 것으로 보인다. 설계 검증을 위해 먼저 FPGA를 이용하여 검증하였으며 TSMC $0.18{\mu}m$ CMOS공정으로 합성한 결과 동작주파수는 50MHz, 전체 게이트 수 86.1k로 확인되었다.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.734_735
• /
• 2009

본 논문에서는 연료전지 전력변환장치(PCS) 내의 고주파 변압기 설계시 초기에 빠르게 설계안을 제시 할 수 있는 방법과 제시된 개략 설계의 상세 검증을 통해 알맞은 설계사항을 찾을 수 있는 방법을 제시하였다. 그리고 개략 설계의 상세 검증을 통해 설계치수를 찾을 수 있는 기법을 결합한 효율적인 설계 방법을 확인 할 수 있었다.

• Bulletin of the Society of Naval Architects of Korea
• /
• v.30 no.4
• /
• pp.27-32
• /
• 1993

본 연구에서는 첫째로, 자체적으로 정립한 시스템 개발방법론인 객체지향 기술을 적용하여 선 체설계 전산시스템의 요구사양 및 기능분석을 수행하여, 유닛모델 개념(선체의 각 부분에서 보 여지는 특징적인 구조를 유닛으로 하고 선체구조정보를 설계변수화하여 파라메트릭 설계기법을 이용하여 모델링하는 방법임)의 초기 선체 모델링기법을 제시하고 이를 검증하므로써, 유조선 화물창부의 초기 모델링을 통한 구조설계 대안의 신속한 검토와 초기물량의 정확한 산출이 가 능하도록 하였다. 둘째로, 모델링 기술 분야에서는, 선박제품 모델링을 위한 기반 기술로써(여 기서, 제품모델링이란 최근 CAD/CAM 및 CIM 분야에서 거론되는 기술분야로서, 설계 및 생산의 대상이 되는 제품의 제반정보를 전산기 내에서 모델로써 표현하고자 하는 시도임) 선박 제품 모델의 표현방법론과 내부처리 기법을 정의하였고, 이 방법론에 다라 객체지향 구\ulcorner배치 프로 그램(OO_COMDEF)을 개발하여 본 연구에서 제시한 제품모델의 표현방법론을 검증하였다. 셋 째로 응용 프로그램 개발 분야에서는 선체 상세설계를 지원할 수 있는 시스템 설계를 수행하 였고, 이를 토대로 이중선체 유조선의 화물창부의 Hopper Tank부의 Stiffener 배치를 자동적으로 생성할 수 있는 시험용 프로그램을 개발하여 그 개념을 검증하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.10c
• /
• pp.76-78
• /
• 2000

전력 시스템 가운데 과전류 차단 시스템은 전력 시스템의 보호를 위해 중요한 내장형 시스템이다. 이러한 시스템은 꼭 필요한 작동을 해야 하는 mission-critical 시스템이라 볼 수 있다. 이러한 mission-critical 시스템에 내장되는 소프트웨어의 개발은 요구사항 분석 및 설계, 개발 단계에서 시스템의 신뢰도를 높이는 것이 매우 중요하다. 본 논문에서 이러한 시스템의 소프트웨어의 설계가 요구사항과 일치하는지를 확인하고 요구된 성질을 만족하는 지를 검증하기 위해 회로 설계를 적합한 언어인 ESTEREL과 모델 체킹 도구를 이용하고 설계 및 검증 기법을 구현함으로 설계의 안정성과 정확성 및 설계에 대한 더 정확한 이해와 분석을 가능케 하는 설계 방법을 구현하는데 목적을 두고 있다.

• Proceedings of the KIEE Conference
• /
• 2003.11c
• /
• pp.411-413
• /
• 2003

본 논문에서는 ARM922T Core와 주변장치를 설계할 수 있는 100만 게이트의 FPGA를 내장한 알데라(Altera)사의 엑스칼리버(Excalibur)를 이용하여 DC모터 제어용 SoC를 설계하였다. SoC란 System on Chip의 약자로 하나의 칩 안에 프로세서와 다양한 목적의 주변장치들을 집적하는 것을 말한다. 모터를 구동하기 위한 PWM신호 생성기를 하드웨어 설계언어(Hardware Description Language)로 구현하고 시뮬레이션을 통해 설계모듈을 검증하였다. 이렇게 검증한 PWM 생성기 모듈과 ARM922T Core를 합성하여 SoC를 설계하였다. PWM 생성기 모들을 구성하는 내부의 각 분분을 VerilogHDL로 코딩하여 심볼로 만들어 통합하는 방식으로 설계를 하였으며 실제 모터를 구동하기 위해서 프로세서가 동작할 수 있도록 C언어로 프로그램하여 함께 칩에 다운로드하여 테스트를 하였다. SoC를 기반으로한 시스템 설계의 장점은 시스템이 간단해지고 고속의 동작이 가능하며 회로의 검증 및 다양한 시뮬레이션이 용이하다는데 있다.

• Journal of The Korean Association For Science Education
• /
• v.23 no.2
• /
• pp.200-213
• /
• 2003

This study is one of the successive studies for investigating students' processes of generating and evaluating scientific hypothesis. In this study, I analyzed the characteristics of students' experimental design to test whether the given hypotheses were correct or not. As results, it was found that (1) 3 components (experimental method, prediction of the result of experiment, evaluation of hypothesis) were needed to complete description of the experimental design, (2) students tried to test hypothesis considered as being correct as well as hypothesis considered as being false by students, (3) student tried to confirm hypothesis, which was considered as being correct, based on theoretical approach rather than experimental approach, (4) students' experimental design could be classified as two types, that is, direct experimental testing and comparative experimental design, and the latter could be classified as two subtypes; positive comparative one and negative comparative one, (5) students showed tendency to design positive comparative experiment when they considered hypothesis as being correct, and vise versa, (6) students preferred the prediction which could confirm the hypothesis when they considered the hypothesis as being correct, and vise versa, (7) many students rejected contradicting prediction even though they did not actually conduct experiment yet.

• Journal of Advanced Navigation Technology
• /
• v.15 no.6
• /
• pp.1180-1186
• /
• 2011

For verifying consistency and completeness of some UML diagrams as a representative of a graphical notations for object-oriented designs, I first give an analysis of some UML diagrams and apply some verifying rules to the UML diagrams. In this paper, I design effective verifying system which possesses both diagramming facility and the consistency and completeness checking capability. The verifying system uses a set of frames to represent internal diagramming information.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.10a
• /
• pp.595-598
• /
• 2000

원자력 발전소와 같이 시스템 오작동으로 인하여 엄청난 재난을 불러 올 수 있는 시스템은 시스템을 구축하기 이전에 완전한 설계 및 검증이 절대적으로 필요하다. 특히 긴급성을 요하는 원자력 발전소의 긴급 차단 시스템과 같은 실시간 safety-critical 시스템은 시스템 행위의 유기적인 측면뿐만 아니라, 시간적 제약을 고려하여 엄격하게 명세하고 분석해야 한다. 본 논문에서는 시각적 기반의 설계 명세 언어인 STATECAHRT를 이용하여 원자력 발전소 제어 시스템을 명세하고 이를 모델 체킹 검증 도구인 SMV로 검증함으로써 시스템의 신뢰성을 높이고 실시간 safety-critical 시스템의 설계 및 검증에 대한 방법론을 제시한다. 본 연구에서는 [6]의 논문의 명세 오류를 수정하여 명세 및 검증을 수행하였다.