• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2014년도 추계학술대회
• /
• pp.15-17
• /
• 2014

본 논문에서는 하드웨어의 제한된 자원을 이용하여 HEVC 코덱을 구현할 때 DCT 와 엔트로피 부호화를 사용하지 않고 율 및 왜곡값을 예측하여 고효율의 부호화를 수행하는 방법에 대하여 제안한다. HEVC 는 기존의 부호화기에 비하여 계층적 부호화 구조와 함께 큰 블록 크기를 갖는 DCT 와 엔트로피 부호화를 반복적으로 수행하기 때문에 하드웨어 구현 시 그 복잡도가 매우 크게 증가한다. 먼저 DCT 는 하다마드변환 행렬과 또 다른 정규 직교 변환 행렬의 곱으로 표현될 수 있는 성질을 이용하여 부호화 변환 시 생성된 하드마드변환 행렬에 저복잡도의 정규 직교 변환 행렬을 곱하여 DCT 변환 계수를 생성한 후 변환 및 양자화를 수행한다. 왜곡값의 경우, 이 때 생성된 양자화 계수와 변환 계수 간의 차이를 변환도메인에서 제곱합을 이용하여 계산하여 역변환을 생략함으로써 복잡도를 감소시킬 수 있다. 또한 텍스처에 대한 비트율 예측은 각 CU 블록내의 양자화 계수의 수를 더하여 계산하여 엔트로피를 수행하지 않고 예측할 수 있다. 그리고 비 텍스처에 대한 비트율 예측의 경우 움직임벡터의 비트에 대한 Pseudo CABAC 코드를 수행하여 예측할 수 있다. 이러한 저 복잡도의 텍스처 및 비텍스처 비트와 왜곡을 예측함으로써 하다마드변환만을 이용하여 부호화하였을 때에 비해 최대 33%의 비트율 감소를 얻을 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.415-418
• /
• 2011

WiMAX, WLAN 등의 무선통신 시스템에 사용되는 LDPC(low-density parity check) 복호기의 핵심 기능블록인 DFU(decoding function unit)의 회로 최적화를 제안한다. 최소합(min-sum) 복호 알고리듬 기반의 DFU는 2의 보수 값과 sign-magnitude 값 사이의 변환이 필요하여 회로가 복잡해진다. 본 논문에서는 sign-magnitude 연산 기반의 DFU를 설계하여 수체계 변환과정을 제거함으로써 회로를 간소화시키고 동작속도를 향상시켰다.

• 한국정보통신학회논문지
• /
• 제15권2호
• /
• pp.432-438
• /
• 2011

IEEE 802.11n 표준에 제시된 3가지 블록길이(648, 1296, 1944)와 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 다중모드 LDPC(low density parity check) 복호기의 최적 설계조건을 분석하였다. 최소합 알고리듬과 layered 복호방식이 적용된 LDPC 복호기의 고정소수점(fixed-point) 시뮬레이션 모델을 Matlab으로 개발하였다. 고정소수점 시뮬레이션을 통해 복호기 내부 비트 폭, 정수 부분과 소수 부분의 비트 폭에 따른 복호 수렴속도를 분석하여 다중모드 LDPC 복호기의 하드웨어 구현을 위한 최적의 설계조건을 탐색하였으며, 블록길이와 부호율에 따른 복호성능을 분석하였다.

• 한국전자파학회논문지
• /
• 제22권7호
• /
• pp.683-693
• /
• 2011

본 논문에서는 고출력 증폭기의 바이어스를 위한 대전류 마이크로파 광대역 바이어스-티의 설계를 보였다. DC 블록용 커패시터는 큰 어드미턴스를 가지도록 커패시터의 병렬합을 이용하고, DC 공급 및 RF 초크용 인덕터는 광대역의 큰 임피던스를 가지는 인덕터의 직렬합을 이용하여 설계하였다. DC 블록이나 RF 초크에 사용되는 인덕터나 커패시터는 자기 공진 주파수(SRF: Self Resonance Frequency)를 가지고 있어 사용 대역이 제약된다. 이를 해결하기 위해 RF 초크에서는 저항을 추가하여 공진 주파수에서 품질 계수를 조정함으로써 해결하였다. 그리고 DC 블록에서는 별도의 품질 계수 조정없이 병렬합만으로 가능하였다. 이 결과를 이용하여 1608 칩 형태의 집중 소자들을 표면 실장 기법(surface mount)으로 PCB 패턴에 조립하여 바이어스-티를 제작하였다. 제작된 바이어스-티는 10 MHz~10 GHz에서 측정된 반사 손실이 10 dB 이하를 가지며, 입력 임피던스는 광대역에서 50 ohm 근처의 값을 만족하는 것을 확인하였다.

• 한국정보통신학회논문지
• /
• 제18권4호
• /
• pp.876-884
• /
• 2014

본 논문에서는 개선된 정규화 최소합(improved normalized min-sum) 복호 알고리듬을 적용한 LDPC 복호기를 설계하였다. 설계된 LDPC 복호기는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)과 IEEE 802.11n 무선 랜 표준의 3가지 블록길이(648, 1296, 1944)에 따른 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원한다. INMS 복호 알고리듬과 SM(sign-magnitude) 수체계 연산을 기반으로 하는 DFU(decoding function unit)을 구현하여 하드웨어 복잡도와 복호 성능을 최적화시켰다. 설계된 LDPC 복호기는 0.18-${\mu}m$ CMOS 셀 라이브러리를 이용하여 100 MHz 동작 주파수로 합성한 결과, 284,409 게이트와 62,976 비트의 메모리로 구현되었으며, FPGA 구현을 통해 하드웨어 동작을 검증하였다. 1.8V 전원전압에서 100 MHz로 동작 가능할 것으로 평가되며, 부호율과 블록길이에 따라 약 82~218 Mbps의 성능을 가질 것으로 예상된다.

• 대한치과보철학회지
• /
• 제48권2호
• /
• pp.143-150
• /
• 2010

연구목적: 본 연구의 목적은 냉간 정수압 성형법 (cold isostatic press forming)을 이용한 새로운 지르코니아 블록의 제조와 이를 이용한 코어와 완전 도재관의 적합도를 비교 평가하여 임상적 이용 가능성을 평가 하고자 함이다. 연구 재료 및 방법:지르코니아 분말 (KZ-3YE Type A)을 단일 압축 성형하여 블록의 형태로 제작 한 후, 냉간 정수압 성형하여 블록을 제작하고, 성형이 끝난 지르코니아 블록은 $1040^{\circ}C$의 온도에서 반 소결하였다. 대조군은 상용 제품 ($Everest^{(R)}$, KAVO, Biberach/$Ri{\beta}$.)을 이용하였다. $1450{^{\circ}C}$의 온도에서 완전 소결된 실험군 블록과 대조군 블록의 수축률을 측정하고 비교하였다. CAD/CAM을 이용하여 총 21개의 코어를 제작하고 세 그룹으로 나누었다. Group I은 대조군 블록을 이용해 7개의 코어를 제작하고, Group II는 실험군 블록을 이용해 7개의 코어를 제작하였다. Group III은 실험군 블록을 이용해 7개의 코어를 제작하고 도재 ($Cerabien^{TM}$)를 축성하여 완전 도재관을 제작하였다. 제작된 코어와 완전 도재관을 모형에 합착한 후 레진으로 매몰하여 치관 장축의 협설과 근원심 방향을 따라 절단하고 지대치와 코어 사이의 변연 간격과 내부 축면 간격 그리고 내부 교합면 간격을 SEM ($S-4700^{(R)}$)을 이용해 측정하였다. 모든 측정값은 평균과 표준편차를 계산하고, one-way ANOVA test를 시행하여 실험 결과를 분석하였고, 95%유의 수준으로 검정하였다. 결과:실험군과 대조군 블록의 수축률을 측정한 결과 실험군 블록의 수축률은 19.00%였고, 대조군 블록의 수축률은 20.09%로 실험군 블록의 수축률이 더 낮은 것으로 나타났다. 적합도 측정 결과 변연 간격의 측정값에서 Group II의값($29.67{\pm}6.58 {\mu}m$)이 Group I의값($36.84 {\pm}7.18 {\mu}m$)보다 통계적으로 유의하게 작은 것으로 나타났다. 또한 Group II와 Group III의 값 사이에서는 유의한 차이가 없었다. 내부 측면 간격의 측정값에서 Group III의값($32.23{\pm}6.33 {\mu}m$)이 Group I와 Group II의내부측면간격의값($37.57{\pm}6.81{\mu}m$, $38.14{\pm}6.81{\mu}m$)보다 큰 것으로 나타났다. 각 부위의 간격 측정결과 내부 교합면 간격의 값이 변연 간격 및 내부 축면 간격의 값보다 유의하게 큰 것으로 나타났다. 결론: 현재 상용중인 대조군 블록과 비교하여 냉간 정수압 성형법으로 제조된 실험군 블록의 적합도는 유의한 차이를 보이지 않았다. 변연 적합도는 실험군에서 더 우수하였으며 도재를 축성한 완전 도재관의 적합성이 약간 더 향상되는 경향을 보였다. 변연 적합도는 대조군과 실험군 모두에서 임상적으로 허용되는 양호한 수치를 보였다.

• 대한전자공학회논문지SP
• /
• 제47권3호
• /
• pp.44-53
• /
• 2010

H.264/AVC는 공간적 중복성을 제거하기 위하여 9개의 화면 내 예측모드를 사용하도록 설계되었다. 또한, 모드 정보의 전송을 위하여 이웃한 블록의 모드간의 높은 상관도를 사용한다. 모드를 표현할 때, 더 높은 확률을 가진 모드에 더 적은 비트가 할당되며, 이웃한 두 개 블록의 예측모드 간에 최소값을 취하여 예측함으로써 압축된다. 본 논문에서는, 몇 개의 테스트 비디오 시퀀스를 사용하여 왼쪽과 위쪽의 이웃한 두 블록의 모드에 따라서 발생하는 현재 블록의 예측모드에 대한 통계적 확률을 구하였다. 다음으로 왼쪽과 위쪽의 이웃한 두 블록의 예측모드의 모든 조합에 대하여 현재 블록에서 결정될 확률이 가장 높은 5개 모드를 후보 예측모드로 하여 테이블로 구성한다. 이 확률 테이블을 사용하여, 선택된 5개의 후보 모드들만 율-왜곡 최적화를 수행함으로써 부호화 과정을 고속화하고, 각각의 경우에서 가장 높은 발생 확률을 갖는 모드를 most probable mode로 사용하여 모드 정보를 줄임으로써 부호화 성능을 높이는 방법을 제안한다. 제안한 알고리즘의 부호화 성능은 5개 후보 모드의 발생확률의 합이 90%, 85%, 80%이상인 경우에 대하여 JM14.2 대비 각각 1.17%, 1.50%, 1.19% 향상되었으며 부호화 속도는 18.46%, 27.97%, 36.03% 향상되었다.

• 해양환경안전학회지
• /
• 제19권5호
• /
• pp.552-560
• /
• 2013

본 연구에서는 기존의 블록 조립 후 정도 계산 절차와 블록 조립의 특성을 고려한 최적 정도 계산 알고리즘 개발을 위한 연구를 수행하였다. 여기서 제안된 알고리즘은 생산관리점들 중 특정한 관리점을 기준으로 생산관리점들의 설계와 측정 데이터 사이의 평균제곱근 오차의 합을 목적함수로 가진다. 생산관리점들은 접합면 상의 데이터와 그 외의 데이터로 구분하였으며, 구분된 데이터는 정합 과정에서 사용되어지는 6가지 자유도 조합 결정에 있어 다양한 제약조건 구성과 목적함수 계산에 사용하였다. 목적함수 및 제약조건과 함께 탑재공정을 고려하여 설계와 측정 계산 대상점들 간의 오차가 허용 오차 이내에 포함되는지를 확인하는 과정이 포함되는 점과 점 관계를 이용하는 변형 ICP 알고리즘과 sampling법을 혼합하여 최소 오차 범위를 계산하는 최적 정도 계산 알고리즘을 개발하였다. 실제 공정에서 확인된 블록 측정 데이터를 개발된 알고리즘에 적용한 결과에 따르면 최적 정도 계산의 대상점은 접합면 상의 점들만으로 계산을 수행하는 것보다 전체 점을 대상으로 계산하는 것이 더 작은 오차를 가지며 접합면의 한 점을 고정된 일치점으로 두고 모든 생산관리점들을 대상점으로 계산 하는 것이 최소 오차를 가지는 최적 정도 계산방법이라는 결론을 도출하였다.

• 한국정보통신학회논문지
• /
• 제17권2호
• /
• pp.363-371
• /
• 2013

본 논문에서는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)과 IEEE 802.11n WLAN 표준의 3가지 블록길이(648, 1296, 1944)에 따른 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 다중표준 LDPC 복호기를 설계하였다. Layered 복호방식의 블록-시리얼(부분병렬) 구조와 SM(sign-magnitude) 수체계 기반의 DFU(decoding function unit)를 적용하여 하드웨어 복잡도를 최소화시켰다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, 0.13-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과 약 312,000 게이트와 70,000 비트의 메모리로 구현되었고, 100 MHz@1.8V로 동작하여 79~210 Mbps의 성능을 갖는 것으로 평가되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.132-135
• /
• 2011

본 논문에서는 IEEE 802.11n 무선 랜 표준의 3가지 블록길이(648, 1296, 1944)와 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 다중모드 LDPC 복호기를 설계하였다. 하드웨어 복잡도를 고려하여 layered 복호방식의 블록-시리얼(부분병렬) 구조로 설계하였으며, 최소합 알고리듬의 특징을 이용한 검사노드 메모리 최소화 방법을 고안하여 적용함으로써 기존방법에 비해 검사노드 메모리 용량을 약 47% 감소시켰다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, $0.18-{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 219,100 게이트와 45,036 비트의 메모리로 구현되었고, 50 MHz@2.5V로 동작하여 164~212 Mbps의 성능을 갖는 것으로 평가되었다.