• 전자공학회논문지S
• /
• 제35S권5호
• /
• pp.1-10
• /
• 1998

Satellite communication is getting more important in the coming 21st century because of its wide areas sevice capability, ease of access, and fast channel establishment. As such, satellite communication networks will be the basis of the global communication system in cooperation with the ground ATM networks. In this paper, we consider an efficient transmission methodology of ATM cells over the satellite communication channel. We first analyze possible bottlenecks and performance deterioration factors in the case, and then propose an enhanced cell trasmission mechanism. In order to use satellite channel for ATM cell transmission, the application of complicated channel coding is inevitable. However, the forwared error control such as convolutional encoding brings forth burst errors, which calls for the application of some kind of interleaving mechanism to randomize the burst errors at the receiver. Another aspect which should b econsidered in satellite communication system is the inherent transmission delay, which can be very considered in satellite communication system is te inherent transmission delay, which can be very critical to the delay-sensitive ATM traffic. Therefore, we propose that the processing delay at the block interleaving stage should be controlled propose a variable-size block interleaving mechanism which utilizes the predicted transmission delay for each traffic in the queues of the transmitter. According to the computer simulation, the proposed mechanism could improve the overall performance by drastically reducing the ATM cell drop rate owing to the excessive transmission delay.

• 정보처리학회논문지A
• /
• 제18A권4호
• /
• pp.135-142
• /
• 2011

본 연구는 플래시 메모리 기반의 고성능 SSD (Solid State Disk) 구조를 위하여 디스크 참조 특성에 적응적으로 구동하는 효율적인 버퍼 구조와 구동 기법을 설계한다. 기존 SSD는 삭제동작 횟수의 제약은 물론 읽기와 쓰기 동작에 대하여 비대칭적인 성능을 보이는 특징을 갖고 있다. 이러한 삭제동작 횟수와 쓰기 동작의 지연시간을 최소화 하기 위해서는 다중 플래시 메모리 칩들에 대해 쓰기 동작은 병렬적으로 수행하는 정도를 최대화하여 운영하여야 한다. 따라서 플래시 메모리 칩들에 대한 인터리빙 레벨 (interleaving level)을 최대화 하기 위하여, 본 논문에서는 혼합 위치 사상 기법 (hybrid address mapping)과 슈퍼 블록 (super-block) 기반의 SSD 구조에 대하여 성능 증대와 증가된 장치 수명을 제공하기 위한 효율적 버퍼 구조를 제안한다. 제안한 버퍼구조는 응용 수행특성을 기반으로 최적의 임의/순차쓰기를 구분하며, 수행 성능에 중요한 순차쓰기 정도의 크기를 증대시키는 동적 융합 방법, 구동되는 버퍼구조와 사상 테이블의 효율적인 관리 구조를 설계하였으며, 이를 통해 기존의 단순한 버퍼 운영기법에 비하여 35%의 성능향상을 제공한다.

• 전자공학회논문지
• /
• 제54권7호
• /
• pp.36-46
• /
• 2017

오류 정정부호의 일종인 터보 코드는 우수한 BER 성능을 얻기 위하여 동일한 복호 과정을 반복 수행해야 하므로 긴 복호시간을 필요로 한다. 따라서 복호시간을 줄이기 위하여 병렬처리를 이용할 수 있는데, 이 경우, 추가 버퍼를 필요로 하는 메모리 경합이 있을 수 있다. QPP 인터리버는 이러한 메모리 경합을 피하기 위하여 제안되었으나, double flow 복호 기법과 함께 사용하여 복호기를 구성할 경우 여전히 메모리 경합이 발생할 가능성이 있다. 본 논문에서는 double-flow 기법을 이용한 복호에서 메모리 충돌을 피할 수 있는 even-odd cross mapping 기법을 제안한다. 이 방법은 QPP 인터리버의 주소 생성 특성을 사용하며, 복호 모듈과 LLR 메모리 블록 간의 인터리빙 회로 구현에 사용될 수 있다. Double flow 기법과 제안한 방법을 적용하여 복호기를 구현하고, 이를 기존의 MDF 기법에 의한 구현과 비교하였을 때, 전체 면적은 약 8% 증가하지만, 복호시간을 최대 약 32% 줄일 수 있다.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.43-49
• /
• 2014

본 논문에서는 4개의 전송 안테나 시스템에서 좌표축 인터리빙된 직교 신호로 디자인(Coordinate interleaved orthogonal design: CIOD)된 시 공간 블록 부호(Space time block code: STBC)가 시간 선택적 페이딩 채널인 1차 Markov 채널을 통과하였을 때에 성능 분석을 다룬다. 채널이 준 정지 페이딩 채널(Quasi-static fading channel)일 경우 STBC-CIOD는 최대 전송률과 최대 다이버시티(Full rate full diversity: FRFD)를 만족하고, 단일 심볼 복호가 가능한(single symbol decodable: SSD) 코드이나, 시간 선택적 페이딩 환경에서는 신호간의 간섭이 생기므로 FRFD을 만족시키더라도 단일 심볼 복호를 수행하였을 때 간섭에 의한 성능 열화가 생길 것이다. 심볼 오류율(Symbol error rate: SER)의 Union bound를 신호 쌍 오류 확률(pairwise error probability)을 유도하여 구한다. 그리고 4-ary PSK 신호에 대한 모의실험을 통하여 유도된 심볼 오류율을 구하고 이를 수식으로 구한 심볼 오류율의 union bound 와 비교한다.

• 한국멀티미디어학회논문지
• /
• 제6권5호
• /
• pp.769-777
• /
• 2003

본 논문에서는 MPEG-1 비디오 스트림이 여러 해상도 수준으로 재생될 수 있도록 디스크 배열에 대한 스트라이핑 기법이 제시된다. MPEG-1 압축 알고리즘에 대한 본 논문의 다단계 엔코딩 기법은 우선 원래의 비디오 스트림을 시간적 차원에서 분할한다. 분할된 서브스트림의 각 프레임은 색상 차원에서 저해상도용 컴포넌트와 잔여 컴포넌트로 다시 분리된다. 멀티미디어 서버는 라운드 로빈 방식으로 서로 다른 컴포넌트의 블록을 디스크에 연속하여 저장한다. 결과적으로 해상도 수준이 낮게 유지될수록 고객에 의해 액세스되는 디스크들의 수가 적어지게 된다. 즉 디스크 배열을 효과적으로 이용하고 동시에 서비스되는 고객들의 수를 최대화하기 위하여 제시된 스트라이핑 기법은 서브스트림의 컴포넌트들을 디스크에 인터리빙하여 저장한다. 제시된 스트라이핑 기법은 서버의 성능을 개선할 수 있으며 이는 시뮬레이션을 통하여 실험적으로 검증되고 분석된다.

• 정보처리학회논문지C
• /
• 제10C권1호
• /
• pp.77-86
• /
• 2003

본 논문은 MPLS(Multiprotocol Label Swtiching) 망에서 인터넷 멀티캐스트 라우팅 프로토콜을 지원하기 위한 방안을 제시한다. 인터넷 멀티캐스트 라우팅 프로토콜은 트리의 구성방식과 속성에 따라 최단거리트리 방식, 공유트리 방식 및 복합트리 방식 등으로 분류된다. 각 방식에 따라 MPLS 망에서 지원해야 하는 기능이 달라진다. 특히, 단/양방향성 트리 링크, Flooding/Prune 방식의 트리 구성, 하나의 멀티캐스트 그룹에 다중 트리의 존재 등 여러 가지 미해결이거나 해결하기 어려운 문제점들이 존재한다. 본 논문에서는 몇가지 가정을 세우고, 이를 바탕으로 각 멀티캐스트 라우팅 프로토콜을 MPLS 망에서 지원하기 위한 방안을 제시한다. Flooding/Prune 방식의 멀티캐스트 라우팅 프로토콜에 대해서는 새로이 브로드캐스팅용의 레이블을 정의하여 해결하고, 공유트리 방식에 대해서는 기 제안된 블록기반 멀티캐스트 전송기법을 도입하여 셀 인터리빙(Call Interleaving) 문제를 해결하며, 마지막으로 복합트리 방식에 대해서는 기존 멀티캐스트 라우팅 프로토콜에 수정된 SPT 전환 기능을 추가하므로써 MPLS 지원문제를 해결한다. 제안하는 방법이 기존의 방법보다 비교해 보았을 때 전송지연에서 우수한 성능을 보임을 모의 실험을 통해서 확인하였다.

• 한국통신학회논문지
• /
• 제24권10A호
• /
• pp.1571-1578
• /
• 1999

본 논문은 Direct Sequence Code Division Multiple Access (DS-CDMA) Wireless Local Loop (WLL) 시스템의 Radio Transceiver Unit (RTU)를 위한 변조기 채널 카드와 변조기 VLSI 칩의 설계 및 구현에 대해서 서술했다. 변조기 채널 카드는 ASIC, FPGA 그리고 DSP를 이용하여 구현하였다. 구현된 변조기 ASIC칩은 ETRI가 제안한 Common Air Interface (CAI) 규격을 따랐고, 동작주파수는 32MHz, 회로의 크기는 40,000 게이트이다. 그리고 $0.6\mu\textrm{m}$ CMOS 공정으로 제작되었다. 본 변조기 ASIC 칩은 4개의 I,Q 채널을 처리할 수 있는 구조로 되어 있고 각 채널은 콘벌루션널 코딩, 블록 인터리빙, 스크램블링, 왈쉬 카버링, Pseudo Noise (PN) 확산 그리고 기저대역 필터링 기능 등을 포함한다. 변조기 채널 카드는 WLL 시스템 내 RTU의 서브 유니트의 하나이며 구현된 변조기 ASIC 및 채널 카드는 실제 WLL 시스템에 실장되어 그 성능 및 기능 요구사항을 만족함을 확인할 수 있었다.