• 한국전자파학회논문지
• /
• 제15권6호
• /
• pp.590-598
• /
• 2004

저잡음 특성과 함께 부성 저항과 수동 캐패시턴스의 특성을 보이도록 설계된, 직렬 피드백 회로를 이용한 FET능동 캐패시턴스 회로를 심도 있게 분석하였고, 이를 저잡음 능동 대역통과 여파기에 적용하였다. 부성저항을 이용한 마이크로파 대역 능동 여파기의 설계방식은 비교적 여러 차례 소개되었으나, 원하는 주파수에서 적절한 부성저항 성분을 구현하는 데에는 아직 어려움이 있으며, 이로 인한 능동 회로의 안정성 저하와 대역내 평탄도 증가 등으로 인해 실제 상용화에는 다다르지 못하고 있다. 이들 문제를 해결하고 실제 상용화에 이르기 위해서는 부성저항 회로의 세밀한 분석이 필요하며, 이를 이용한 부성저항 성분의 제어를 가능하도록 해야 한다. 이에 본 논문에서는 능동 캐패시턴스 회로의 부성저항 성분을 분석하였고, 또한 BPF의 통과대역의 평탄도를 개선할 수 있는 방법을 제시하였다. 제작된 4단 대역통과 여파기는 중심주파수 1.99 ㎓에서 60 MHz의 대역폭을 가지며, 0.67 ㏈ 삽입손실, 0.3 ㏈ 이내의 대역내 평탄도와 3.0 ㏈의 잡음 지수 특성을 보였다.

• 대한전자공학회논문지
• /
• 제15권4호
• /
• pp.33-37
• /
• 1978

전압제어형이나 전류제어형부성저항으로 사용될 수 있는 호용성이 있는 광결합부성저항회로가 설계되었다. 이 호용성은 트런지스터의 교환 및 회로내의 한 접속점을 변경시킴으로 이루어진다. 이러한 부성저항회로의 부성저항특성은 매우 선형적이며 부성저항값 및 I-V특성은 수동소자값의 변화로 넓은 범위에 걸쳐 변화된다.

• 한국정보통신학회논문지
• /
• 제7권8호
• /
• pp.1591-1597
• /
• 2003

본 논문에서는 HEMT(Agilent ATF­34143)를 이용한 부성저항 특성을 갖는 능동 인덕터와 캐패시터를 이용해 능동 공진 발진기 제작에 응용하였다. 5.5GHz 대역에서 능동 인덕터는 ­25$\Omega$의 부성저항과 2.4nH의 인덕턴스를 갖고, 능동 캐패시터는 ­14$\Omega$의 부성저항과 0.35pF의 캐패시턴스를 갖도록 설계하였다. 설계된 능동 인덕터와 캐패시터를 이용 5.8GHz ISM 대역의 국부 발진기로 사용 가능한 능동 공진 발진기를 설계하였다. 애질런트사의 ADS 2002C를 이용 시뮬레이션 하였다. 설계된 발진기는 유전율 3.38, 유전체 두께 0.508mm, 금속 두께 0.018mm인 기판위에 HMIC 형태로 구현하였다. 제작된 능동 공진 발진기는 5.68GHz의 기본 발진주파수에서 ­3.6㏈m의 출력을 얻었고, 100KHz 옵셋에서 ­81㏈c1/Hz의 위상잡음 특성을 갖는다.

• 전자공학회논문지SC
• /
• 제40권4호
• /
• pp.275-281
• /
• 2003

0.5㎛ 2중 폴리 CMOS 공정을 이용하여 새로운 뉴럴 오실레이터를 설계, 제작하였다. 제안하는 뉴럴 오실레이터는 트랜스콘덕터 및 캐패시터와 비선형 가변 부성저항으로 이루어진다. 뉴럴 오실레이터의 입력단으로 사용되는 비선형 가변 부성저항은 정귀환의 트랜스콘덕터와 가우시안 분포의 전류전압 특성을 지니는 범프 회로를 이용하여 구현하였다. 또한 SPICE 모의실험을 통하여 제안한 오실레이터의 특성분석 후 집적회로 설계를 실시하였다. 한편 흥분성 및 억제성 시냅스로 연결된 4개의 뉴럴 오실레이터로 간단한 신경회로망을 구성하여 그 특성을 확인하였다. 집적회로로 제작된 뉴럴 오실레이터에 대하여 ± 2.5 V 전원 조건하에서 측정된 결과를 분석하고 모의실험 결과와 비교한다.

• 한국지능시스템학회논문지
• /
• 제16권1호
• /
• pp.24-29
• /
• 2006

연산기능을 갖는 새로운 진동성 신경회로를 설계하여 $0.5{\mu}m$ CMOS 공정으로 칩 제작을 하였다. 제안하는 진동성 신경회로는 흥분성 시냅스를 가진 3개의 신경진동자와 억제성 시냅스를 가진 1개의 신경진동자로 이루어진다. 사용된 진동자는 가변 부성저항과 트랜스콘덕터를 이용하여 설계하였다. 진동자의 입력단으로 사용되는 가변 부성저항은 가우시안 분포의 전류전압 특성을 지니는 범프 회로를 이용하여 구현하였다. 뉴럴 회로의 SPICE 모의실험결과 간단한 연산기능을 확인하였다. 제작된 칩을 ${\pm}$ 2.5 V 의 전원전압 조건에서 측정하였고 이를 모의실험결과와 비교 분석하였다.

• 한국전자파학회논문지
• /
• 제13권8호
• /
• pp.748-753
• /
• 2002

본 논문은 저잡음 특성을 갖는 구조의 부성저항을 이용하여 공진부의 손실을 보상하는 새로운 구조의 공진회로를 제안하고 있다. 또한 여파기 설계시, noise해석을 통하여 최적의 noise 특성을 갖도록 능동 대역통과 여파기의 설계방법을 제시하고 있다. FET에 의해 만들어진 능동 커패시터는 부성저항과 커패시턴스 성분을 가지고 있으며, 부성저항에 의해 공진회로를 구성하는 인덕터 소자의 손실을 보상해 준다. 기존의 능동 여파기는 대개 높은 잡음지수를 가지는데 반하여 제안된 능동 여파기는 능동소자의 잡음특성을 최소화하는 구조로 설계되었다. 잡음지수를 최소화함으로서 RFIC나 MMIC와 같은 집적회로로서 수신단 Front-end설계에 응용할 수 있다. 제작된 2단 능동대역통과 여파기는 1.9 GHz 대역에서 설계되었으며, 측정된 삽입손실은 0 dB, 잡음지수는 2.6 dB, 그리고 OIP3는 8 dBm의 특성을 얻었다

• 한국멀티미디어학회논문지
• /
• 제6권2호
• /
• pp.325-331
• /
• 2003

본 논문에서는 0.25$\mu\textrm{m}$ 1-poly 5-metal CMOS n-well 공정 을 이 용하여 나선형 인덕터와 블루투스 수신기에 응용할 수 있는 전압제어 발진기를 제안하였다. 제안된 인덕터는다층 메탈을 이용하여 인덕터의 저항 성분을 감소시켜 블루투스 주파수 대역에서 Q값을 향상시켰다 또한 Q값이 향상된 나선형 인덕터를 이용하여 부성저항 전압제어 발진기를 설계하였다. 설계된 부성저항 발진기의 시뮬레이션 결과는 외부의 커패시턴스가 2pF에서 14pF:까지 변화할 때 발진 주파수대역은 2.33GHz에서 2.58GHz이고, 발진 출력은 0dBm 이상이었다.

• 한국전자파학회논문지
• /
• 제28권12호
• /
• pp.933-940
• /
• 2017

본 논문에서는 부성 임피던스 변환기(Negative Impedance Converter: NIC)를 적용한 무선전력전송 시스템을 제안하였다. 차폐물질의 영향을 고려하여 전송 시스템을 구성하였다. 전송효율 개선을 위하여 부성 임피던스 변환기에서 발생한 부성저항을 적용하여 송신단의 Q 인자가 향상했다. NIC는 연산증폭기와 저항 소자로 구현하였으며, 특정 저항에 따른 부성저항 특성을 얻었다. 송신 코일의 크기는 $250mm{\times}250mm{\times}0.8mm$이며, 임피던스와 Q 인자는 각각 $31+j1874{\Omega}$, 60이다. 부성저항이 약 $30{\Omega}$일 때, 송신단의 저항이 감소하여 Q 인자는 약 900으로 증가했으며, 이는 기존 대비 약 15배 향상된 결과이다. 제안하는 시스템에 대하여 전송 효율을 측정하였으며, 기존 시스템과 비교하여 효율이 크게 향상되었다. 따라서 NIC의 효과로 전송 효율이 개선될 수 있는 것을 검증하였다.

• 대한전자공학회논문지
• /
• 제10권2호
• /
• pp.7-15
• /
• 1973

전압제어형 부성저항소자를 사용하여 말티바이브레이터를 설계할 경우의 안정점 설정과 회로동작 안정성에 관하여 논한다. 즉 직류적으로 한개 혹은 두개의 안정점을 가지도록 설계된 회로가 일시적 흑은 영구적 발진을 일으키는 현상에 대하여 아나로그 계산기의 모의에 의하여 해석하고, 실험적으로 확인함으로써, 부성저항스윗칭회로 설계상의 유의점을 제시한다.

• 대한전자공학회논문지
• /
• 제11권1호
• /
• pp.15-22
• /
• 1974

본 논문은 전류제어형각성저항 회로를 사용한 새로운 삼치전가산기의 구성에 관하여 논한다. 부성저항특성을 이용하여 먼저 특수한 반가산기를 설계하고 이에 의하여 전가산기를 구성한다. 이평가계기는 부성저항 회로와 쇼트키-베리어 다이오드를 사용한 삼자정 회로에 의해 구성되며, 두 입력신호가 모두 "2"일 경우 Sum과 Carry 출력이 각각 "0"과 "1"의 간을 갖는다. 여기에 제안한 전가산기는 종래의 전가산기에 비하여 게이트 수가 감소되고, 속도가 개선된다. 회로소자는 트랜지스터와 쇼트키-베리어 다이오드, 저항만을 사용하여 IC화하는데 편리하게 하였다.