• 전자공학회논문지
• /
• 제51권2호
• /
• pp.102-113
• /
• 2014

본 논문은 두 대의 카메라로 찍은 영상을 이용하여 사물의 3D 정보를 계산하는 스테레오 매칭(Stereo Matching) 기법의 전처리 과정에 관한 연구이다. 본 논문에서는 카메라 내부의 왜곡 및 두 카메라간의 정렬 문제로 인해 생긴 영상의 수직시차(vertical parallax)를 제거하기 위한 실시간 편위교정(Rectification) 하드웨어 설계 구조를 제안한다. 이를 위한 사전 단계로 J.Y Bouguet이 설계한 Matlab 툴박스를 이용해 영상의 보정 매개변수(calibration parameter)를 구한 후 Heikkila 와 Silven의 알고리즘을 기반으로 하여 편위교정 하드웨어를 설계하였다. 이때 결과 이미지의 정밀도를 높이기 위하여 Xilinx의 Core 생성기를 이용해 부동소수점 연산기를 생성하여 사용하였으며, 이를 통하여 룩업 테이블(Look-Up Table) 등을 사용하여 설계된 타 편위교정 하드웨어에 비해 높은 정밀도를 가지면서도 실시간으로 작동하는 편위교정 하드웨어를 설계할 수 있음을 확인하였다.

• 정보처리학회논문지B
• /
• 제16B권2호
• /
• pp.151-156
• /
• 2009

본 연구에서는 GMM 기반의 음성/음악 판별 방법을 응용하여 FM 라디오 방송에서 순수한 음악 구간만을 판별하는 시스템을 구현하였다. 본 시스템에서는 음성, 음악, 광고 음악, 기타 여러 가지 사운드가 혼합되어 있는 오디오 방송 프로그램에서 순수한 음악만을 판별하여 자동으로 저장하고자 한다. 음악의 시작 부분과 끝 부분을 보다 정교하게 검출하고자 순수한 음악으로 판별된 구간의 시작 부분과 끝 부분에 대해 후처리 과정을 추가하였다. PC 환경에서 FM 라디오 방송을 이용하여 구현된 시스템을 실시간으로 테스트한 결과 우수한 성능을 보임을 확인하였다. 또한 SoC 구현을 고려하여 고정소수점 연산을 수행한 결과 3MIPS 이하의 적은 연산량으로 부동소수점 연산일 때와 동일한 결과를 얻을수 있었다.

• 한국항행학회논문지
• /
• 제15권4호
• /
• pp.591-595
• /
• 2011

본 논문에서는 차세대 유럽형 방송 시스템인 DVB-T2(Digital Video Broadcasting-Second Generation Terrestrial) 수신기의 핵심블록인 BICM(Bit Interleaved Coded Modulation) 모듈의 구조를 설계하고 DSP(Digital Signal Processor) TMS320C6474를 통해 구현하였다. 실험결과를 통해 8비트 이상을 사용하는 고정소수점 BICM 모듈이 부동소수점 BICM 모듈과 거의 동일한 BER(Bit Error Rate) 성능을 나타냄을 알 수 있었다.

• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.82-90
• /
• 2011

스마트폰을 비롯한 각종 매체가 발전함에 따라 우수한 성능의 부동소수점 연산기 필요성이 점차 증가하고 있다. 이러한 요구에 따라 이 논문에서는 기본이 되는 덧셈/뺄셈 뿐 아니라 기존보다 향상된 곱셈과 비교, 변환 연산을 수행하는 고속의 단정도/배정도 부동소수점 연산기의 설계를 제안한다. 가장 많이 사용하는 덧셈/뺄셈 연산기는 반올림 연산 시에 병렬화 작업을 수행함으로서 최적화를 구현하였다. 그래픽 연산 등에서 복잡한 수의 행렬연산이 많이 사용되는데, 이를 빠르게 계산하기 위해서 곱셈기 대신에 곱셈 후 덧셈을 수행하는 단일 곱셈-누산기(MAF)를 설계하였다. 분기 명령은 프로그램에서 자주 사용하는 명령으로 비교 연산에 의해 분기 조건이 결정되는데 이 논문에서는 파이프라인이 완료되기 전에 수행된 비교연산의 결과값을 바이패싱함으로서 연산의 수행시간을 감소시켰다. 또한 IEEE754-2008 표준에 추가된 변환연산을 포함하여 설계하였다. RTL 설계를 검증하기 위하여 연산기마다 40만개의 테스트 벡터를 가중치 무작위 방식으로 선별하여 시뮬레이션을 수행하였다. 검증 후에는 삼성 저전력 45nm 공정에서 합성을 수행하여 600MHz의 동작 주파수를 만족하였다. 또한 개선된 FPU와 기존의 FPU와 비교하여 면적의 감소를 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1025-1028
• /
• 1998

Hardware to implement the parallelized Floating-point rounding algorithm is described. For parallelized additions, we propose an addition module which has carry selection logic to generate two results accoring to the input valuse. A multiplication module for parallelized multiplications is also proposed to generate Sum and Carry bits as intermediate results. Since these modules process data in IEEE standard Floatingpoint double precision format, they are designed for 53-bit significands including hidden bits. Multiplication module is designed with a Booth multiplier and an array multiplier.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1017-1020
• /
• 1998

We propose an algorithm which processes the floating-point $n_{addition}$traction and rounding in parallel. It also processes multiplication and rounding in the same way. The hardware model is presented that minimizes the delay time to get results for all the rounding modes defined in the IEEE Standards. An unified method to get the three bits(L, G, S)for the rounding is described. We also propose an unified guide line to determine the 1-bit shift for the post-normalization in the Floating-point $n_{addition}$traction and multiplication.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 추계학술대회 논문집 학회본부 B
• /
• pp.788-790
• /
• 1999

A software implementation of floating-point addition and multiplication is presented. For this, the ANSI/IEEE standard for binary floating-point arithmetic is reviewed briefly. The architecture and behavior of the $Intel^{(R)}\;80{\times}87$ FPU is fully studied and basic algorithms for floating-point addition and multiplication are used for the implementation. Some examples and their verifications are also presented.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2021년도 추계학술대회
• /
• pp.68-69
• /
• 2021

본 논문에서는 JPEG Pleno에서 제공하는 디지털 홀로그램 표준화 데이터를 압축하는 방법을 제시한다. 디지털 홀로그램의 수치 복원에서 시각화를 위한 랜덤 위상의 추가는 간섭현상으로 인한 스페클 노이즈와 더블어 홀로그램의 압축 효율을 떨어트린다. 홀로그램은 완전 복소의 부동소수점 형태의 데이터로 구성되며 초고해상도와 스페클 노이즈로 인해 홀로그램 특성에 맞춘 압축기술 개발이 필수적이다. 먼저, 다양한 웨이블릿 필터를 이용하여 홀로그램 데이터에 대한 주파수 특성 분석을 진행하여 필터 종류에 따른 에너지 집중도를 분석한다.

• 동양고전연구
• /
• 제41호
• /
• pp.275-301
• /
• 2010

공자는 춘추시대라는 혼란한 현실을 극복하기 위하여 인간의 내면적 가치에 대한 성찰뿐만 아니라, 그 가치를 어떻게 밖으로 끌러낼 것인가, 그리고 어떻게 인간관계를 맺을 것인가에 대하여 끊임없이 고민하였다. 공자가 언급한 '화이부동'의 정신은 인(仁)의 실천이라는 타자와의 올바른 관계 맺기를 위한 원론적인 의미를 던져주고 있다. 화이부동의 정신은 도덕적이며 공적인 그리고 중용적인 가치를 추구한다. 이는 개인이나 사회공동체 더 나아가 자연과의 관계에 있어서 화합과 공존을 모색하기 위한 것으로, 군자는 이러한 화이부동의 정신을 구현한 인격자이다. 화이부동의 정신은 현 시대의 화두인 '더불어 살기'란 사회 통합에 있어서 많은 점들을 시사하고 있다. '더불어 살기'가 구체화될 수 있는 대상은 다문화가정이나 북한이탈주민 등 우리 사회의 소수자 집단이며 권력이나 이익으로부터 상대적으로 소외된 사람들이다. 화합과 공존을 모색하는 이러한 열린 마음은 더 나아가 생태계와 모든 자연을 포괄하는 환경문제에 있어서도 중요한 시사점을 주고 있다.

• 한국정보통신학회논문지
• /
• 제19권9호
• /
• pp.2153-2160
• /
• 2015

EGML (effective Gaussian mixture learning) 기반 이동 객체 검출 (moving object detection; MOD) 알고리듬의 하드웨어 구현을 위한 설계조건을 분석하였다. EGML 알고리듬을 OpenCV 소프트웨어로 구현하고 다양한 영상들에 대한 시뮬레이션을 통해 배경학습 시간과 이동 객체 검출에 영향을 미치는 파라미터 조건을 분석하였다. 또한, 고정소수점 시뮬레이션을 통해 파라미터들의 비트 길이가 이동 객체 검출 성능에 미치는 영향을 평가하고, 최적 하드웨어 설계 조건을 도출하였다. 본 논문의 파라미터 비트 길이를 적용한 고정소수점 이동 객체 검출 모델은 부동소수점 연산 대비 약 절반의 비트 길이를 사용하면서 MOD 성능의 차이는 0.5% 이하이다.