• 제목/요약/키워드: 본딩 와이어

검색결과 88건 처리시간 0.03초

반도체 생산공정을 위한 고점도 감광성 폴리이미드 탈포 및 공급시스템에 관한 연구 (A Study on the High Viscosity Photosensitive Polyimide Degassing and Pumping System)

  • 박형근
    • 한국산학기술학회논문지
    • /
    • 제16권2호
    • /
    • pp.1364-1369
    • /
    • 2015
  • 반도체 칩의 고집적화로 과거 와이어 본딩 공정에서 BUMP 공정으로 전환되면서 반도체칩과 외부 기기로 이어지는 통신선도 더욱 미세해짐으로 인해 보다 정밀한 작업이 필요한 실정이지만 PSPI의 고점도 특성상 정량제어가 어렵고 버블유입에 따른 수율의 저하가 계속되고 있는 실정이다. 따라서 본 논문에서는 반도체 BUMP 공정에서 고점도 감광성 폴리이미드(PSPI : Photosensitive Polyimide)의 도포(coating)시 발생하는 기포(gas)를 제거하여 공급하는 D&P(Degassing and Pumping) 시스템을 개발하였다.

줌 구조를 이용하여 물체거리가 변해도 상면과 배율이 고정되는 현미경 광학계의 설계 (The design of microscopic system using zoom structure with a fixed magnification and the independency on the variation of object distance)

  • 류재명;조재흥;임천석;정진호;전영세;이강배
    • 한국광학회지
    • /
    • 제14권6호
    • /
    • pp.613-622
    • /
    • 2003
  • 반도체 와이어 본딩(wire-bonding) 조립공정에 사용되는 검사용 다중배치 현미경 광학계를 설계하였다. 2배와 6배에 공통으로 사용되는 대물부를 통과한 광선은 광분할 프리즘으로 둘로 나뉘고 각각의 결상부에 의하여 물체의 주변부는 2배, 물체의 중심부는 6배로 결상하게 한다. 이 때 리드프레임의 와이어 구조 때문에 $\pm$3 mm의 높이차가 있어서 대물부에서 물체까지의 거리가 서로 다르다. 이러한 단차에 ,의해 물체거리가 바뀌더라도 동일한 결상 배율로 선명하게 관찰하기 위해 결상부를 기계 보정식 줌 렌즈와 같이 비선형 궤적으로 이동시켜야 한다. 이 궤적을 구하기 위해 가우스 괄호를 사용해 비선형 연립방정식을 세우고 풀었다. 또한 각 렌즈 군의 굴절능과 군간 간격을 구하는 군별 기초 설계는 등가렌즈에 대한 3차 수차 이론을 사용하였으며, 최종적으로 최적화 기법을 통하여 이러한 현미경 광학계를 얻었다.

WiFi용 스위치 칩 내장형 기판 기술에 관한 연구 (The Fabrication and Characterization of Embedded Switch Chip in Board for WiFi Application)

  • 박세훈;유종인;김준철;윤제현;강남기;박종철
    • 마이크로전자및패키징학회지
    • /
    • 제15권3호
    • /
    • pp.53-58
    • /
    • 2008
  • 본 연구에서는 상용화된 2.4 GHz 영역대에서 사용되어지는 WiFi용 DPDT(Double Pole Double throw) switch 칩을 laser 비아 가공과 도금 공정을 이용하여 폴리머 기판내에 내장시켜 그 특성을 분석하였으며 통상적으로 실장되는 wire 본딩방식으로 패키징된 기판과 특성차이를 분석 비교하였다. 폴리머는 FR4기판과 아지노 모토사의 ABF(Ajinomoto build up film)를 이용하여 패턴도금법으로 회로를 형성하였다. ABF공정의 최적화를 위해 폴리머의 경화정토를 DSC (Differenntial Scanning Calorimetry) 및 SEM (Scanning Electron microscope)으로 분석하여 경화도에 따라 도금된 구리패턴과의 접착력을 평가하였다. ABF의 가경화도가 $80\sim90%$일 경우 구리층과 최적의 접착강도를 보였으며 진공 열압착공정을 통해 기공(void)없이 칩을 내장할 수 있었다. 내장된 기관과 와이어 본딩된 기판의 측정은 S 파라미터를 이용하여 삽입손실과 반사손실을 비교 분석하였으며 그 결과 삽입손실은 두 경우 유사하게 나타났지만 반사손실의 경우 칩이 내장된 경우 6 GHz 까지 -25 dB 이하로 안정적으로 나오는 것을 확인할 수 있었다.

  • PDF

CdTe 멀티에너지 엑스선 영상센서 패키징 기술 개발 (Development of Packaging Technology for CdTe Multi-Energy X-ray Image Sensor)

  • 권영만;김영조;유철우;손현화;김병욱;김영주;최병정;이영춘
    • 한국방사선학회논문지
    • /
    • 제8권7호
    • /
    • pp.371-376
    • /
    • 2014
  • CdTe 멀티에너지 X선 영상센서와 ROIC를 패키징 하기 위한 flip chip bump bonding, Au wire bonding 및 encapsulation 공정조건을 개발하였으며 성공적으로 모듈화 하였다. 최적 flip chip bonding 공정 조건은 접합온도 CdTe 센서 $150^{\circ}C$, ROIC $270^{\circ}C$, 접합압력 24.5N, 접합시간 30s일 때이다. ROIC에 형성된 SnAg bump의 bonding이 용이하도록 CdTe 센서에 비하여 상대적으로 높은 접합온도를 설정하였으며, CdTe센서가 실리콘 센서에 비하여 쉽게 파손되는 것을 고려하여 접합압력을 최소화하였다. 패키징 완료된 CdTe 멀티에너지 X선 모듈의 각각 픽셀들은 단락이나 합선 등의 전기적인 문제점이 없는 것을 X선 3D computed tomography를 통해 확인할 수 있었다. 또한 Flip chip bump bonding후 전단력은 $2.45kgf/mm^2$ 로 측정되었으며, 이는 기준치인 $2kgf/mm^2$ 이상으로 충분한 접합강도를 가짐을 확인하였다.

Zn-Sn계 고온용 무연솔더를 이용한 Si다이접합부의 접합특성 및 열피로특성 (Joining properties and thermal cycling reliability of the Si die-attached joint with Zn-Sn-based high-temperature lead-free solders)

  • 김성준;김근수;스가누마카츠아키
    • 대한용접접합학회:학술대회논문집
    • /
    • 대한용접접합학회 2009년 추계학술발표대회
    • /
    • pp.72-72
    • /
    • 2009
  • 전자부품의 내부접속 및 파워반도체의 다이본딩과 같은 1차실장에는 고온환경에서의 사용과 2차실장에서의 재용융방지를 위해 높은 액상선온도 및 고상선온도를 필요로 하여, Pb-5wt%Sn, Pb-2.5wt%Ag로 대표되는 납성분 85%이상의 고온솔더가 널리 사용되고 있다. 생태계와 인체에 대한 납의 유해성이 보고된 이래, 무연솔더에 대한 연구가 활발히 진행되어 왔으나, Sn-Ag-Cu계로 대표되는 Sn계 합금으로 대체 중인 중온용 솔더와는 달리, 고온용 솔더에 대해서는 대체합금에 대한 연구가 미흡한 실정이다. 대체재의 부재로 인해 기존의 납을 다량함유한 솔더로 1차실장이 지속됨으로서, 2차실장의 무연화에도 불구하고 전자부품 및 기기의 재활용에 큰 어려움을 겪고 있다. 지금까지 고온용 무연솔더로서는 융점에 근거해 Au-(Sn, Ge, Si)계, Bi-Ag계, Zn-(Al, Sn)계의 극히 제한된 합금계만이 보고되어 왔다. Au계 솔더는 현재 플럭스를 사용하지 않는 광학, 디스플레이 분야 등 고부가가치 공정에 사용되고 있으나, 합금가격이 매우 비싸며 가공성이 나빠 대체재료로서는 적합하지 않다. Bi-Ag계 솔더 또한 취성합금으로 와이어 및 박판으로 가공하는데 어려움이 크며, 솔더로서 중요한 특성중 하나인 전기전도도 및 열전도도가 나쁜 편이다. 이에 비해, Zn계 합금은 비교적 낮은 합금가격, 적절한 가공성과 뛰어난 인장강도, 우수한 전기전도도 및 열전도도를 지녀, 고온용솔더 대체재료의 유력한 후보로 생각된다.이전 연구에서, 필자의 연구그룹은 Zn-Sn계 합금을 고온용 무연솔더로서 제안한 바 있다. Zn-Sn계 합금은 충분히 높은 융점과 함께, 금속간화합물이 없는 미세조직, 우수한 기계적 특성, 높은 전기전도도 및 열전도도 등의 장점을 나타내었다. 본 연구에서는 기초합금특성상 고온솔더로서 다양한 장점을 지닌 Zn-30wt%Sn합금을 고온용 솔더의 대표적인 적용의 하나인 다이본딩에 적용하여, 접합부의 강도 및 미세조직, 열피로 신뢰성에 대해 분석을 함으로서 실제 공정에의 적용가능성에 대해 검토하였다. Zn-30wt%Sn을 이용해 Au/TiN(Titanium nitride) 코팅한 Si다이를 AlN-DBC(aluminum nitride-direct bonded copper)기판에 접합한 결과, 양측에 완전히 젖은 기공이 없는 양호한 다이접합부를 얻었으며, 솔더내부에는 금속간화합물을 형성하지 않았다. Si다이와의 계면에는 TiN만이 존재하였으며, Cu와의 계면에는 Cu로부터 $Cu_5Zn_8,\;CuZn_5$의 반응층을 형성하였다. 온도사이클시험을 통한 열피로특성평가에서, Zn-30wt%Sn를 이용한 다이접합부는 1500사이클 지점에서 Cu와 Cu-Zn금속간화합물의 사이에서 피로균열이 형성되며, 접합강도가 크게 감소하였다. 열피로특성 향상을 위해 Cu표면에 TiN코팅을 하여 Zn-30wt%Sn 솔더로 다이접합한 결과, Si다이와 기판 양측에 TiN만으로 구성된 계면을 형성하였으며, TEM관찰을 통해 Zn-30wt%Sn과 극히 미세한 접합계면이 형성하고 있음을 확인하였다. Zn-wt%30Sn솔더와 TiN층의 병용으로 2000사이클까지 미세조직의 변화 및 강도저하가 없는 극히 안정된 고신뢰성의 다이접합부를 얻을 수가 있었다.

  • PDF

Memory Effect를 최소화한 C-대역 내부 정합 GaAs 전력증폭기 (C-Band Internally Matched GaAs Power Amplifier with Minimized Memory Effect)

  • 최운성;이경학;어윤성
    • 한국전자파학회논문지
    • /
    • 제24권11호
    • /
    • pp.1081-1090
    • /
    • 2013
  • 본 논문에서는 C-대역에서 입출력 정합 회로가 패키지에 내장된 10 W급 내부 정합 증폭기 설계 및 제작을 하였다. 전력증폭기 설계에 사용한 트랜지스터로 GaAs pHEMT bare-chip을 사용하였다. 트랜지스터 패드 위치와 커패시터 크기를 고려한 와이어 본딩 해석으로 정확도 높은 설계를 하였다. 패키지와 정합 회로를 함께 EM simulation하여 패키지가 정합 회로에 미치는 영향을 해석하였다. 2-tone 측정 시 memory effect로 인해 발생되는 IMD3의 비대칭성을 줄이기 위한 memory effect 감쇄 바이어스 회로를 제안 및 설계하였다. 측정 결과, 7.1~7.8 GHz 대역에서 $P_{1dB}$는 39.8~40.4 dBm, 전력 이득은 9.7~10.4 dB, 효율은 33.4~38.0 %을 얻었고, 제안된 memory effect 감쇄 바이어스 회로로 IMD3(Upper)와 IMD3(Lower)차는 0.76 dB 이하를 얻었다.

미세 Si 입자를 고려한 Al-1%Si 본딩 와이어의 신선공정해석 (FE-simulation of Drawing Process for Al-1%Si Bonding Wire Considering Fine Si Particle)

  • 고대철;황원호;이상곤;김병민
    • 소성∙가공
    • /
    • 제15권6호
    • /
    • pp.421-427
    • /
    • 2006
  • Drawing process of Al-1%Si bonding wire considering fine Si particle is analyzed in this study using FE-simulation. Al-1%Si boding wire requires electric conductivity because Al-1%Si bonding wire is used for interconnection in semiconductor device. About 1% of Si is added to Al wire for dispersion-strengthening. Distribution and shape of fine Si particle have strongly influence on the wire drawing process. In this study, therefore, the finite-element model based on the observation of wire by continuous casting is used to analyze the effect of various parameters, such as the reduction in area, the semi-die angle, the aspect ratio, the inter-particle spacing and orientation angle of the fine Si particle on wire drawing processes. The effect of each parameter on the wire drawing process is investigated from the aspect of ductility and defects of wire. From the results of the analysis, it is possible to obtain the important basic data which can be guaranteed in the fracture prevention of Al-1 %Si wire.

전도성 에폭시를 이용한 솔더 범프의 전기적 특성 연구 (Study on electrical property of solder bump using conductive epoxy)

  • 차두열;강민석;김성태;조세준;장성필
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
    • /
    • pp.164-165
    • /
    • 2008
  • 현재의 소자간 연결을 위해 사용되는 금속배선 PCB의 한계로 인해 보다 고속/대용량의 광PCB가 크게 각광받고 있다. 본 논문에서는 광PCB와 소자간의 전기적 연결을 위해 사용되는 솔더 범프를 전도성 에폭시를 사용하여 마이크로 머시닝 공정을 통해 구현하고 제작된 솔더 범프의 I-V 특성을 살펴보았다. 제작된 100 um $\times$ 100 um $\times$ 25 um 와 300 um $\times$ 300 um $\times$ 25 um 의 샘플에서 각각 30 m$\Omega$과 90m$\Omega$의 전기저항을 얻을 수 있었다. 이를 통해 향후 센서및 엑츄에이터 시스템과 광 MEMS 등의 여러 분야에서 전도성 에폭시 솔더 범프를 이용하여 우수한 성능의 플립칩 본딩을 구현할 수 있을 것이다.

  • PDF

X-대역 GaN HEMT Bare-Chip 펄스-전압 펄스-RF 수동 로드-풀 측정 (Pulsed-Bias Pulsed-RF Passive Load-Pull Measurement of an X-Band GaN HEMT Bare-chip)

  • 신석우;김형종;최길웅;최진주;임병옥;이복형
    • 한국ITS학회 논문지
    • /
    • 제10권1호
    • /
    • pp.42-48
    • /
    • 2011
  • 본 논문에서는 GaN HEMT (Gallium Nitride High Electron Mobility Transistor) bare-chip을 이용하여 X-대역에서 수동로드 풀(Passive load-pull)을 수행하였다. 열로 인한 특성 변화가 최소화 된 동작 조건을 얻기 위해 드레인 바이어스 전압과 입력 RF 신호를 펄스로 인가하였다. 전자기장 시뮬레이션과 회로 시뮬레이션을 병행하여, 와이어 본딩 효과를 고려하여 드레인 경계면에서의 정확한 임피던스 정합 회로를 구현하였다. 임피던스를 변화시키기 위해 마이크로스트립 라인 스터브의 길이가 조절 가능한 회로를 설계하였다. 펄스 로드 풀 실험 결과 8.5 GHz에서 9.2 GHz 대역에서 최대 42.46 dBm의 출력 전력을 얻었으며, 58.7%의 드레인 효율 특성을 얻었다.

저 손실을 갖는 CBFGCPW-Microstrip 천이 구조의 해석 및 MIC 모듈 집적화에 응용 (A Low Insertion Loss CBFGCPW-Microstrip Transition and Its Application to MIC Module Integration)

  • 임주현;양승식;염경환
    • 한국전자파학회논문지
    • /
    • 제18권7호
    • /
    • pp.809-818
    • /
    • 2007
  • 일반적으로 MIC(Microwave Integrated Circuit) 집적 회로의 경우, 조립 및 개별 측정 그리고 수리의 용이성을 위하여 기능별로 마이크로웨이브 회로가 장착된 캐리어를 이용하여 조립되게 되는데, 캐리어 모듈간의 연결시 마이크로스트립으로 구성된 회로를 와이어 본딩으로 직접 연결할 경우, 캐리어에 의한 깊이와 간격에 따라 주파수가 높아질수록 부정합에 의한 삽입 손실은 커지게 된다. 반면 CPW의 경우 전자계가 윗면에 주로 형성되어 있어 이를 통하여 연결할 경우 캐리어 깊이의 영향을 적게 받아 낮은 삽입 손실을 가져올 수 있다. 따라서 본 논문에서 MIC 캐리어 연결시 적용 가능한 저 손실을 갖는 CBFGCPW(Conductor Backed Finite Ground CPW)-microstrip 천이 구조를 제안하고 해석하였다.