• 제목/요약/키워드: 본딩 공정

검색결과 120건 처리시간 0.025초

Thick Film Copper Conductor 의 소결과 소성 분위기 (On Atmospheres for Firing the Thick Film Coper Conductors)

  • 이준
    • 공업화학
    • /
    • 제2권3호
    • /
    • pp.193-198
    • /
    • 1991
  • 후막 구리도체는 귀금속계 도체에 비하여 가격이 저렴하고 전기전도도, 납땜성, 땜납 침식저항, 와이어 본딩성등의 양호한 성질 때문에 매우 중요성을 갖는다. 그러나 우수한 후막 구리도체를 형성하는 것은 구리가 높은 온도에서 쉽게 산화하는 성질로 인해 상당히 복잡하다. 양호한 구리후막을 얻기 위하여 하이브리드 마이크로회로업계는 질소분위기, 반응성분위기 또는 공기분위기를 사용한다. 이 글에서는 후막 구리도체의 소성공정과 세종류의 소성분위기에 대하여 종합적으로 고찰하였다.

  • PDF

웨이퍼 본딩 공정을 위한 3채널 비전 얼라이너 개발 (Development of The 3-channel Vision Aligner for Wafer Bonding Process)

  • 김종원;고진석
    • 반도체디스플레이기술학회지
    • /
    • 제16권1호
    • /
    • pp.29-33
    • /
    • 2017
  • This paper presents a development of vision aligner with three channels for the wafer and plate bonding machine in manufacturing of LED. The developed vision aligner consists of three cameras and performs wafer alignment of rotation and translation, flipped wafer detection, and UV Tape detection on the target wafer and plate. Normally the process step of wafer bonding is not defined by standards in semiconductor's manufacturing which steps are used depends on the wafer types so, a lot of processing steps has many unexpected problems by the workers and environment of manufacturing such as the above mentioned. For the mass production, the machine operation related to production time and worker's safety so the operation process should be operated at one time with considering of unexpected problem. The developed system solved the 4 kinds of unexpected problems and it will apply on the massproduction environment.

  • PDF

어드밴스드 패키징 공정에서 발생할 수 있는 슬러지의 인자 확인 및 형성 방지법의 제안 (Study of the Sludge Formation Mechanism in Advanced Packaging Process and Prevention Method for the Sludge)

  • 김지원;제갈석;김하영;김민상;김동현;김찬교;추연룡;이능히;윤창민
    • 유기물자원화
    • /
    • 제31권1호
    • /
    • pp.35-45
    • /
    • 2023
  • 본 연구에서는 어드밴스드 패키징 공정 중에 배관과 드레인에서 발생하는 슬러지의 형성 인자 및 메커니즘을 확인하고 계면활성제를 활용한 슬러지 방지법에 대해 제안하고자 하였다. 어드밴스드 패키징 공정은 기존의 컨벤셔널 패키징 공정과 다르게 전공정(Fabrication)에서 진행되는 공정들이 동일하게 적용되기에 폐액이 발생할 수 있는공정들이 다수 존재한다. 상세히는, 캐리어 웨이퍼 본딩, 포토, 현상, 및 캐리어 웨이퍼 디본딩 공정에서 다량의 폐액들이 발생하게 된다. 어드밴스드 패키징 공정의 폐액에서 슬러지가 형성되는 주요 인자를 확인하기 위해 6종의 화학 소재들인 Bonding glue, HMDS, Photoresist, PR developer, Debonding cleaner 및 수분을 활용하여 혼합 평가를 진행하였다. 그 결과, 검은색의 고체 슬러지가 형성이 됨을 확인할 수 있었으며, 이는 HMDS의 가수화/탈수 반응을 통한 Sludge seed의 제공 및 PR과의 소수성-소수성 결합을 통해 슬러지가 성장에 의한 것으로 추정된다. 이러한, 슬러지의 형성을 방지하기 위해 3종의 계면활성제들인 CTAB, PEG 및 샴푸를 슬러지의 주요 인자들과 함께 혼합한 결과, 슬러지가 형성되지 않았음을 확인할 수 있었다. 이는, 계면활성제의 탄소꼬리들이 PR과 소수성-소수성 결합하여 HMDS 기반의 Sludge seed와의 반응 및 슬러지의 형성을 억제하기 때문이다. 따라서, 계면활성제의 드레인 투입을 통해 어드밴스드 패키징 공정 중에 발생할 수 있는 슬러지의 형성 억제를 진행하여 드레인과 배관에서의 막힘과 같은 다양한 문제들을 해결할 수 있을 것으로 기대한다.

CdTe 멀티에너지 엑스선 영상센서 패키징 기술 개발 (Development of Packaging Technology for CdTe Multi-Energy X-ray Image Sensor)

  • 권영만;김영조;유철우;손현화;김병욱;김영주;최병정;이영춘
    • 한국방사선학회논문지
    • /
    • 제8권7호
    • /
    • pp.371-376
    • /
    • 2014
  • CdTe 멀티에너지 X선 영상센서와 ROIC를 패키징 하기 위한 flip chip bump bonding, Au wire bonding 및 encapsulation 공정조건을 개발하였으며 성공적으로 모듈화 하였다. 최적 flip chip bonding 공정 조건은 접합온도 CdTe 센서 $150^{\circ}C$, ROIC $270^{\circ}C$, 접합압력 24.5N, 접합시간 30s일 때이다. ROIC에 형성된 SnAg bump의 bonding이 용이하도록 CdTe 센서에 비하여 상대적으로 높은 접합온도를 설정하였으며, CdTe센서가 실리콘 센서에 비하여 쉽게 파손되는 것을 고려하여 접합압력을 최소화하였다. 패키징 완료된 CdTe 멀티에너지 X선 모듈의 각각 픽셀들은 단락이나 합선 등의 전기적인 문제점이 없는 것을 X선 3D computed tomography를 통해 확인할 수 있었다. 또한 Flip chip bump bonding후 전단력은 $2.45kgf/mm^2$ 로 측정되었으며, 이는 기준치인 $2kgf/mm^2$ 이상으로 충분한 접합강도를 가짐을 확인하였다.

Zn-Sn계 고온용 무연솔더를 이용한 Si다이접합부의 접합특성 및 열피로특성 (Joining properties and thermal cycling reliability of the Si die-attached joint with Zn-Sn-based high-temperature lead-free solders)

  • 김성준;김근수;스가누마카츠아키
    • 대한용접접합학회:학술대회논문집
    • /
    • 대한용접접합학회 2009년 추계학술발표대회
    • /
    • pp.72-72
    • /
    • 2009
  • 전자부품의 내부접속 및 파워반도체의 다이본딩과 같은 1차실장에는 고온환경에서의 사용과 2차실장에서의 재용융방지를 위해 높은 액상선온도 및 고상선온도를 필요로 하여, Pb-5wt%Sn, Pb-2.5wt%Ag로 대표되는 납성분 85%이상의 고온솔더가 널리 사용되고 있다. 생태계와 인체에 대한 납의 유해성이 보고된 이래, 무연솔더에 대한 연구가 활발히 진행되어 왔으나, Sn-Ag-Cu계로 대표되는 Sn계 합금으로 대체 중인 중온용 솔더와는 달리, 고온용 솔더에 대해서는 대체합금에 대한 연구가 미흡한 실정이다. 대체재의 부재로 인해 기존의 납을 다량함유한 솔더로 1차실장이 지속됨으로서, 2차실장의 무연화에도 불구하고 전자부품 및 기기의 재활용에 큰 어려움을 겪고 있다. 지금까지 고온용 무연솔더로서는 융점에 근거해 Au-(Sn, Ge, Si)계, Bi-Ag계, Zn-(Al, Sn)계의 극히 제한된 합금계만이 보고되어 왔다. Au계 솔더는 현재 플럭스를 사용하지 않는 광학, 디스플레이 분야 등 고부가가치 공정에 사용되고 있으나, 합금가격이 매우 비싸며 가공성이 나빠 대체재료로서는 적합하지 않다. Bi-Ag계 솔더 또한 취성합금으로 와이어 및 박판으로 가공하는데 어려움이 크며, 솔더로서 중요한 특성중 하나인 전기전도도 및 열전도도가 나쁜 편이다. 이에 비해, Zn계 합금은 비교적 낮은 합금가격, 적절한 가공성과 뛰어난 인장강도, 우수한 전기전도도 및 열전도도를 지녀, 고온용솔더 대체재료의 유력한 후보로 생각된다.이전 연구에서, 필자의 연구그룹은 Zn-Sn계 합금을 고온용 무연솔더로서 제안한 바 있다. Zn-Sn계 합금은 충분히 높은 융점과 함께, 금속간화합물이 없는 미세조직, 우수한 기계적 특성, 높은 전기전도도 및 열전도도 등의 장점을 나타내었다. 본 연구에서는 기초합금특성상 고온솔더로서 다양한 장점을 지닌 Zn-30wt%Sn합금을 고온용 솔더의 대표적인 적용의 하나인 다이본딩에 적용하여, 접합부의 강도 및 미세조직, 열피로 신뢰성에 대해 분석을 함으로서 실제 공정에의 적용가능성에 대해 검토하였다. Zn-30wt%Sn을 이용해 Au/TiN(Titanium nitride) 코팅한 Si다이를 AlN-DBC(aluminum nitride-direct bonded copper)기판에 접합한 결과, 양측에 완전히 젖은 기공이 없는 양호한 다이접합부를 얻었으며, 솔더내부에는 금속간화합물을 형성하지 않았다. Si다이와의 계면에는 TiN만이 존재하였으며, Cu와의 계면에는 Cu로부터 $Cu_5Zn_8,\;CuZn_5$의 반응층을 형성하였다. 온도사이클시험을 통한 열피로특성평가에서, Zn-30wt%Sn를 이용한 다이접합부는 1500사이클 지점에서 Cu와 Cu-Zn금속간화합물의 사이에서 피로균열이 형성되며, 접합강도가 크게 감소하였다. 열피로특성 향상을 위해 Cu표면에 TiN코팅을 하여 Zn-30wt%Sn 솔더로 다이접합한 결과, Si다이와 기판 양측에 TiN만으로 구성된 계면을 형성하였으며, TEM관찰을 통해 Zn-30wt%Sn과 극히 미세한 접합계면이 형성하고 있음을 확인하였다. Zn-wt%30Sn솔더와 TiN층의 병용으로 2000사이클까지 미세조직의 변화 및 강도저하가 없는 극히 안정된 고신뢰성의 다이접합부를 얻을 수가 있었다.

  • PDF

공정 단계에 따른 박형 Package-on-Package 상부 패키지의 Warpage 특성 분석 (Warpage Characteristics Analysis for Top Packages of Thin Package-on-Packages with Progress of Their Process Steps)

  • 박동현;정동명;오태성
    • 마이크로전자및패키징학회지
    • /
    • 제21권2호
    • /
    • pp.65-70
    • /
    • 2014
  • 박형 package-on-package의 상부 패키지에 대하여 PCB 기판, 칩본딩 및 에폭시 몰딩과 같은 공정단계 진행에 따른 warpage 특성을 분석하였다. $100{\mu}m$ 두께의 박형 PCB 기판 자체에서 $136{\sim}214{\mu}m$ 범위의 warpage가 발생하였다. 이와 같은 PCB 기판에 $40{\mu}m$ 두께의 박형 Si 칩을 die attach film을 사용하여 실장한 시편은 PCB 기판의 warpage와 유사한 $89{\sim}194{\mu}m$의 warpage를 나타내었으나, 플립칩 공정으로 Si 칩을 PCB 기판에 실장한 시편은 PCB 기판과 큰 차이를 보이는 $-199{\sim}691{\mu}m$의 warpage를 나타내었다. 에폭시 몰딩한 패키지의 경우에는 DAF 실장한 시편은 $-79{\sim}202{\mu}m$, 플립칩 실장한 시편은 $-117{\sim}159{\mu}m$의 warpage를 나타내었다.

아연 결정유약 전처리 공정을 통한 결정생성 및 성장의 mechanism (Crystal development and growth mechanism by pretreatment process for zinc crystalline glaze)

  • 이지연
    • 한국결정성장학회지
    • /
    • 제27권1호
    • /
    • pp.34-41
    • /
    • 2017
  • 본 연구는 아연결정 Willemite($Zn_2SiO_4$)유의 합성에서 소성 전의 전처리 과정이 결정의 결합반응에 미치는 영향을 규명하고자 한다. 시료 전처리 방법으로 원료의 체거름과 초음파분산실험을 통해서 실험 분석하였다. 그 결과, 기본유시료의 체거름과 초음파분산은 물리적 공정만으로 Zn-Si 결합이 용이하도록 Si 본딩에 변화를 가져와 저온($680^{\circ}C$)에서부터 willemite의 생성을 촉진시켰다. 원료의 분산은 체거름 만으로도 willemite의 저온 생성을 촉진시키는 것으로 나타났으며 특히 초음파 분산 실험의 결과는 willemite생성의 저온 반응에 효과가 더욱 극명하게 나타났다. 이러한 비 소성 전 처리 공정에 의한 결정생성은 경제적으로도 큰 가치가 있을 것으로 판단된다.

3차원 집적회로 반도체 칩 기술에 대한 경향과 전망 (Trend and Prospect for 3Dimensional Integrated-Circuit Semiconductor Chip)

  • 권용재
    • Korean Chemical Engineering Research
    • /
    • 제47권1호
    • /
    • pp.1-10
    • /
    • 2009
  • 작은 크기의 고기능성 휴대용 전자기기 수요의 급증에 따라 기존에 사용되던 수평구조의 2차원 칩의 크기를 줄이는 것은, 전기 배선의 신호지연 증가로 한계에 도달했다. 이러한 문제를 해결하기 위해 칩들을 수직으로 적층한 뒤, 수평 구조의 긴 신호배선을 짧은 수직 배선으로 만들어 신호지연을 최소화하는 3차원 칩 적층기술이 새롭게 제안되었다. 3차원 칩의 개발을 위해서는 기존에 사용되던 반도체 공정들뿐 아니라 실리콘 관통 전극 기술, 웨이퍼 박화 기술, 웨이퍼 정렬 및 본딩 기술 등의 새로운 공정들이 개발되어야 하며 위 기술들의 표준 공정을 개발하기 위한 노력이 현재 활발히 진행되고 있다. 현재까지 4~8개의 단일칩을 수직으로 적층한 DRAM/NAND 칩, 및 메모리 칩과 CPU 칩을 한꺼번에 적층한 구조의 성공적인 개발 결과가 보고되었다. 본 총설에서는 이러한 3차원 칩 적층의 기본 원리와 구조, 적층에 필요한 중요 기술들에 대한 소개, 개발 현황 및 앞으로 나아갈 방향에 대해 논의하고자 한다.

$75{\mu}m$ Cu via가 형성된 3D 스택 패키지용 interconnection 공정 및 접합부의 전기적 특성 (Interconnection Process and Electrical Properties of the Interconnection Joints for 3D Stack Package with $75{\mu}m$ Cu Via)

  • 이광용;오택수;원혜진;이재호;오태성
    • 마이크로전자및패키징학회지
    • /
    • 제12권2호
    • /
    • pp.111-119
    • /
    • 2005
  • 직경 $75{\mu}m$ 높이 $90{\mu}m$$150{\mu}m$ 피치의 Cu via를 통한 삼차원 배선구조를 갖는 스택 시편을 deep RIE를 이용한 via hole 형성공정 , 펄스-역펄스 전기도금법에 의한 Cu via filling 공정, CMP를 이용한 Si thinning 공정, photholithography, 금속박막 스퍼터링, 전기도금법에 의한 Cu/Sn 범프 형성공정 및 플립칩 공정을 이용하여 제작하였다. Cu via를 갖는 daisy chain 시편에서 측정한 접속범프 개수에 따른 daisy chain의 저항 그래프의 기울기로부터 Cu/Sn 범프 접속저항과 Cu via 저항을 구하는 것이 가능하였다. $270^{\circ}C$에서 2분간 유지하여 플립칩 본딩시 $100{\times}100{\mu}m$크기의 Cu/Sn 범프 접속저항은 6.7 m$\Omega$이었으며, 직경 $75 {\mu}m$, 높이 $90{\mu}m$인 Cu via의 저항은 2.3m$\Omega$이었다.

  • PDF