• Journal of Broadcast Engineering
• /
• v.22 no.2
• /
• pp.193-206
• /
• 2017

In this paper, we propose a rate control method based on the $R-{\lambda}$ model that supports a parallel encoding structure in GOP levels or IDR period levels for 4K UHD input video in real-time. For this, a slice-level bit allocation method is proposed for parallel encoding instead of sequential encoding. When a rate control algorithm is applied in the GOP level or IDR period level parallelism, the information of how many bits are consumed cannot be shared among the frames belonging to a same frame level except the lowest frame level of the hierarchical B structure. Therefore, it is impossible to manage the bit budget with the existing bit allocation method. In order to solve this problem, we improve the bit allocation procedure of the conventional ones that allocate target bits sequentially according to the encoding order. That is, the proposed bit allocation strategy is to assign the target bits in GOPs first, then to distribute the assigned target bits from the lowest depth level to the highest depth level of the HEVC hierarchical B structure within each GOP. In addition, we proposed a processing method that is used to improve subjective image qualities by allocating the bits according to the coding complexities of the frames. Experimental results show that the proposed bit allocation method works well for frame-level parallel HEVC software encoders and it is confirmed that the performance of our rate controller can be improved with a more elaborate bit allocation strategy by using the preprocessing results.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.10a
• /
• pp.735-738
• /
• 2001

디지털 캠코더에서 이용하는 영상 압축 방식인 DV 부호화방식은 DCT와 가변장 부호화 방식을 이용한다. DV 방식은 하드웨어 복잡도가 낮은 반면 압축된 비트 율이 약 26Mbps로 높은 편이다. 따라서 스튜디오에서 낮은 복잡도로 영상을 부호화 한 후 VOD 시스템에서 이용하기 위하여 MPEG-2로 변환부호화 할 필요가 있다. 이때의 두 압축방식이 DCT를 이용하므로, DCT영역에서 변환부호화 하면 중간과정을 줄일 수 있어서 계산상의 복잡도를 줄일 수 있다. 본 논문에서는 DV방식에서 MPEG-2의 인트라로 변환부호화시, DV방식의 4:1:1 색차포맷을 MPEG-2의 4:2:2 색차 포맷으로 변환할 때 변환영역에 있는 데이터에 미리 계산된 행렬을 곱하여 병렬처리가 가능하게 설계하였다. 또한 MPEG-2 율제어는 중요한 서브 블록의 분산을 완전히 DCT영역에서 계산하여 하드웨어 복잡도를 줄였다. 색차포맷변환부 하드웨어 구현을 위하여 VHDL로 코딩한 후 FPGA-EXPRESS(synopsys), ALTERA MAX-PLUS II를 사용하여 모의실험을 하였다. 각 모듈별로 기능을 검증한 후, FPGA EXPRESS(synopsys)를 사용하여 합성 및 검증을 하였다.

• Journal of The Institute of Information and Telecommunication Facilities Engineering
• /
• v.3 no.2
• /
• pp.61-71
• /
• 2004

Transorthogonal 코드를 블록 단위로 확장해서 얻은 코드 집합을 적절하게 부집합으로 나누고 부호화기의 코드집합으로 할당한다. 이러한 부초화기를 병렬로 구성하고 정보 비트에 의해 선택된 부호화기의 각 출력 코드들을 합산하여 전송하는 다중코드 transorthogonal 변조 방식이 제안되어 있다. 본 논문에서는 다중코드 transorthogonal 변조 시스템의 부호화기로부터의 각 출력 코드를 또 다른 정보 비트로 이진 위상 변조한 후 합산하여 전송하는 시스템을 제안한다. 다중코드 transorthogonal 변조 시스템에서 적용된 정 진폭 부호화 알고리즘과정 전폭 부호화에 사용된 잉여비트를 이용한 수신 에러 정정 알고리즘을 제안된 시스템에 수정 없이 적용할 수 있으며 다중코드 transorthogonal 변조 방식에 비해 대역폭 효율이 개선됨을 보인다.

• Journal of Broadcast Engineering
• /
• v.22 no.3
• /
• pp.401-404
• /
• 2017

The 360 VR video has a format of a stereoscopic shape such as an isometric shape or a cubic shape or a cubic shape. Although these formats have different characteristics, they have in common that the resolution is higher than that of a normal 2D video. Therefore, it takes much longer time to perform coding/decoding on 360 VR video than 2D Video, so parallel processing techniques are essential when it comes to coding 360 VR video. HEVC, the state of art 2D video codec, uses Wavefront Parallel Processing (WPP) technology as a standard for parallelization. This technique is optimized for 2D videos and does not show optimal performance when used in 3D videos. Therefore, a suitable method for WPP is required for 3D video. In this paper, we propose WPP coding/decoding method which improves WPP performance on cube map format 3D video. The experiment was applied to the HEVC reference software HM 12.0. The experimental results show that there is no significant loss of PSNR compared with the existing WPP, and the coding complexity of 15% to 20% is further reduced. The proposed method is expected to be included in the future 3D VR video codecs.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2012.07a
• /
• pp.290-293
• /
• 2012

본 논문에서는 기존 AVC 보다 50% 압축성능 향상을 목표로 표준화가 진행되고 있는 차세대표준인 HEVC 부호화기의 속도를 높이기 위한 방안으로, HEVC 의 기술 중 화면 분할 기술인 타일(Tile)을 기반으로 효율적으로 부호화기를 병렬화하는 구조를 제안한다. 부호화기에서 복잡도가 높은 율왜곡 기반 모드 결정 과정을 멀티코어 병렬프로그래밍으로 구현하고, 병렬처리에 의한 속도 개선 결과를 제시한다. 타일은 병렬처리를 지원하기 위해 HEVC 가 채택한 구조로, 화면을 여러 개로 분할하여 부/복호화 할 수 있어 병렬처리 단위로 적합하며, 표준화의 기고서를 통해 화면분할로 인한 압축성능 변화량은 여러 차례 보고되고 있다. 본 논문의 결과에 의하면 타일의 수만큼 쓰레드를 생성하여 각 타일 단위로 율왜곡 기반 부호화 모드 결정을 하도록 병렬화 하였을 때 기존 참조 소프트웨어 대비 12 개의 쓰레드 생성 시 6 배의 속도 개선을 보인다. 향후 병렬로 처리할 수 있는 모듈을 확장하면 쓰레드 수 증가에 따른 속도개선 효과가 증대되어 부호화기 실용화를 위한 실시간 부호화기 개발에 한 걸음 다가갈 수 있을 것이라 기대한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04a
• /
• pp.13-15
• /
• 2003

본 논문은 FastImage1300가 제공하는 병렬처리 구조를 사용하여 최적의 MPEG-4 부호화기를 구현하기 위한 프로세서 및 데이터 관리 방법을 제시한다. MPEG-4 부호화기가 가진 병렬성과 순차성을 FastImage1300 특성에 맞추어서 이 시스템이 제공할 수 있는 최대 속도로 동작하는 MPEG-4 부호화기를 구현한다. 이 부호화기를 사용하여 CIF 영상을 MPEG-4 CP@L3로 최대 25fps까지 부호화 할 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.774-776
• /
• 1998

영상 압축의 표준인 MPEG은 대표적 비대칭 코딩방법으로 인코딩 시간이 디코딩 시간보다 훨씬 많은 시간을 소비한다. MPEG인코딩 과정은 크게 DCT, 양자화, 움직임 벡터 추출, 가변장 부호화로 구성된다. 이중에서 DCT와 움직임 벡터 추출 정도가 많은 계산량을 가지므로 병렬화의 관심이 되고 있다. 본 논문에서는 움직임 벡터의 추출에 관해서 병렬화하는 기법을 제시한다 병렬화의 단위는 fine-grained이며, 통신 오버헤드를 보다 줄일 수 있는 기법을 제시하였다. 최소한의 초기 데이터 할당으로 계산을 시작하여, 계산을 위한 초기화 과정을 줄여 속도를 증대시킨다. 통신비용 즉, 메시지 전달 수 및 메시지 전달 홉(hop) 수를 비교하고, 기존의 기법에 대해 한 프레임에 대한 움직임 벡터 추출 시간을 요소로 할 때 보다나은 결과를 나타냄을 보였다.

• The KIPS Transactions:PartC
• /
• v.19C no.4
• /
• pp.247-252
• /
• 2012

Network coding has been shown to improve various performance metrics in network systems. However, if network coding is implemented as software a huge time delay may be incurred at encoding/decoding stage so it is imperative for network coding to be parallelized to reduce time delay when encoding/decoding. In this paper, we compare the performance of parallelized decoders for random linear network coding (RLC) and pipeline network coding (PNC), a recent development in order to alleviate problems of RLC. We also compare multi-threaded algorithms on multi-core CPUs and massively parallelized algorithms on GPGPU for PNC/RLC.

• Journal of the Institute of Electronics Engineers of Korea SP
• /
• v.47 no.6
• /
• pp.48-56
• /
• 2010

Recently, we need to dramatically speed up real-time video encoding and decoding on mobile devices because complexity of video CODEC is significantly increasing along with the demand for multimedia service of high-quality and high-definition videos by users. A variety of research is conducted for parallelism of video processing using newly developed multi-core platforms. In this paper, we propose a method of parallelism based on slice partition of video compression CODEC. We propose a novel concept of a parallel slice for parallelism and propose a new coding order to be adequate to the parallel slice which keeps high coding efficiency. To minimize synchronization time of multiple parallel slices, we also propose a synchronization method to determinate whether the parallel slice could be independently decoded or not. Experimental results shows that we achieved 27.5% (40.7%) speed-up by parallelism with bit-rate increase of 3.4% (2.7%) for CIF sequences (720p sequences) by implementing the proposed algorithm on the H.264/AVC.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.38C no.2
• /
• pp.196-201
• /
• 2013

In this paper, we proposed high speed LDPC encoder architecture for DVB-S2 standard. In conventional algorithm, the processes of parity calculations are serial fashion. Therefore conventional algorithm need clocks of number of parity. The proposed LDPC encoding architecture is based on a parallel 360 bits-wise operations. The key issues for realizing high speed are using the two kinds of index addresses and make use of memories efficiently. We implemented a half rate LDPC encoder on an FPGA, and confirmed its maximum throughput is up to 10 Gbps on 100MHz clock.