• Title/Summary/Keyword: 배열 칩

검색결과 70건 처리시간 0.025초

회전원판식 공초점 현미경의 구성과 광학특성 (Fabrication and studies on the properties of a spinning-disk confocal microscope)

  • 신은성;남기봉
    • 한국광학회지
    • /
    • 제8권4호
    • /
    • pp.255-259
    • /
    • 1997
  • 본 연구에서는, Nipkow 원판을 사용하는 공초점 현미겨을 구성하여 시료의 2차원 영상을 얻었으며, 이들을 간단한 알고리즘으로 연결하여 표면의 3차원 영상을 얻었다. 마이크로 필름으로 제작한 Nipkow 원판의 적절한 경로로 통과하는 빛의 투과율은 0.5% 정도였으며, 따라서 반사율이 높은 물체만을 관찰할 수 있었다. 광원으로는 파장 692.7 nm의 반도체 레이저를 사용하였다. 구성된 현미경으로 전산기용 기억소자 칩 표면에 식각된 회로의 깊이와 거칠기를 관찰할 수 있었따. 재생전용 compact disk(CD)도 표면의 보호막을 제거하였을 때 표면에 있는 pit들의 배열 구조가 관찰되었다.

  • PDF

차세대 항공기 조종석 디스플레이 시스템 연구 (Study on The Next Generation Cockpit Display System)

  • 오창근;김상수;인호
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2005년도 한국컴퓨터종합학술대회 논문집 Vol.32 No.1 (B)
    • /
    • pp.553-555
    • /
    • 2005
  • 본 논문은 모든 항전장비 가운데서도 조종사의 신속한 상황인식과 수많은 정보의 처리를 위하여 지속적으로 발전이 이루어지고 있는 조종석 디스플레이 시스템의 개량형 설계를 제안한다. 현재 항공기 조종석 시스템은 아날로그식 계기판과 함께 다수의 2-D 컬러 디스플레이를 배열한 모델을 사용하고 있다. 본 논문에서 차세대 조종석을 위해 제안하는 시스템은 미공군에서 개발 중인 방식을 도입하여 3-D와 2-D를 흔용한 소수의 대형 디스플레이로 디지털 신호만을 사용한 시스템에 OLED(Organic Light Emitting Diodes) 소자를 적용한 것이다. 이 시스템은 상용칩을 수용한 고성능의 컴퓨터 시스템을 이용하여 초당 50,000개의 3-D triangle을 최신화하여 밝은 지형과 어두운 지형 투명도, 지형특성, 비가시적 지형을 시현한다. 본 설계의 구현을 통하여 고성능의 신호 집약적 시스템 설계의 우수성과 차세대 소자로 각광받는 OLED 디스플레이 채택을 통한 디스플레이 시스템 상의 가시도 향상 및 중량감소 등의 효과가 있어 조종석 디스플레이 시스템의 실용도가 개선들 수 있음을 제안하였다.

  • PDF

기생 미엔더 라인과 적층 미엔더 라인을 이용한 GPS/IMT2000/Wireless LAN 삼중대역 소형 칩 안테나 (Triple-band Compact Chip Antenna Using Parasitic Meander line and Stacked Meander line for GPS/IMT2000/Wireless LAN)

  • 김호용;이홍민
    • 대한전자공학회논문지TC
    • /
    • 제43권5호
    • /
    • pp.156-161
    • /
    • 2006
  • 본 논문에서는 이동 통신 시스템에 적용하기 위한 GPS/IMT2000/Wireless LAN 소형 칩 안테나를 제안하였다. 제안된 안테나의 크기는 $10.2mm{\times}21mm{\times}1mm$이며 3개의 미엔더 라인으로 구성되어 있다. 이중 공진은 두 개의 실효 전류 경로를 두 개의 미엔더 라인과 비아로 구현하였으며 기생 미엔더 라인을 부설하였다. 총 세 개의 공진 주파수를 형성하기 위하여 기생 미엔더 라인의 배열을 통하여 커플링을 조절 하였다. 제작된 안테나는 삼중 대역을 형성하였으며 공진 주파수는 1.672GHz, 2.092GHz, 2.504GHz를 갖는다. 각각의 공진 주파수에서 갖는 임피던스 대역폭은 156MHz, 272MHz, 64MHz를 나타내었다. 최대 방사 이득은 각각의 공진 주파수에서 0.08dBi, 1.67dBi, -1.44dBi를 나타내었으며 제안된 안테나는 준 모노폴 형태의 방사패턴을 나타내었다.

광대역 다중경로 실측 채널에서 스마트 안테나를 적용한 광대역 CDMA 시스템의 각도퍼짐에 따른 성능분석 (Analysis of W-CDMA System with Smart Antenna for Angular Spread in Realistic Wideband Multipath Channel)

  • 전준수;김철성
    • 한국전자파학회논문지
    • /
    • 제14권5호
    • /
    • pp.527-535
    • /
    • 2003
  • 본 논문에서는 기지국에 스마트 안테나를 적용한 광대역 CDMA 시스템 의 성능을 각도퍼짐(angular spread)에 따라 분석하였다. 채널모형은 광대역 다중경로 실측 채널인 JTC 채널모형에 클러스터링(clustering) 개념을 도입한 채널모형을 적용하였다. 즉 광대역 다중경로 실측 채널모형인 JTC 채널모형을 사용하여 시간정보를 고려하였으며, 여기에 공간정보를 나타내기 위하여 클러스터들의 각도퍼짐이 고려된 배열응답벡터(array response vector)를 삽입하여 실제 환경에 보다 근접한 채널 환경에서 광대역 CDMA 시스템의 성능을 분석하였다. 광대역 CDMA의 경우에는 칩 구간(chip duration)이 보다 짧기 때문에 다중경로 현상이 협대역의 경우와는 다르다. 본 논문에서는 한 칩 구간 내에 들어오는 다중경로 성분을 분리하여 가장 큰 신호 성분만을 찾아내어원하는 사용자의 신호로 사용하는 방법으로 모의실험을 실행하였다. 모의실험 결과, 광대역 다중경로 실측 채널에서 2D-RAKE 수신기를 적용한 광대역 CDMA 시스템의 성능이 전통적인 RAKE 수신기를 사용했을 때보다 우수하다는 것을 알 수 있었으며, 또한 클러스터의 각도퍼짐이 커질수록 이에 비례한 이득이 발생됨을 알 수 있었다.

정진폭 다중 부호 이진 직교 변복조기의 FPGA 설계 및 SoC 구현 (FPGA Design and SoC Implementation of Constant-Amplitude Multicode Bi-Orthogonal Modulation)

  • 홍대기;김용성;김선희;조진웅;강성진
    • 한국통신학회논문지
    • /
    • 제32권11C호
    • /
    • pp.1102-1110
    • /
    • 2007
  • 본 논문에서는 기존의 정진폭 다중 부호 이진 직교 (CAMB: Constant-Amplitude Multi-code Biorthogonal) 변조 이론을 적용한 변복조기를 프로그래밍 가능한 게이트 배열 (FPGA: Field-Programmable Gate Array)을 사용하여 설계하고 시스템 온 칩 (SoC: System on Chip)으로 구현하였다. 이 변복조기는 FPGA을 이용하여 타겟팅 한 후 보드실험을 통해 설계에 대한 충분한 검증을 거쳐 주문형 반도체 (ASIC: Application Specific Integrated Circuit) 칩으로 제작되었다. 이러한 12Mbps급 모뎀의 SoC를 위하여 ARM (Advanced RISC Machine)7TDMI를 사용하였으며 64K바이트 정적 램 (SRAM: Static Random Access Memory)을 내장하였다. 16-비트 PCMCIA (Personal Computer Memory Card International Association), USB (Universal Serial Bus) 1.1, 16C550 Compatible UART (Universal Asynchronous Receiver/Transmitter) 등 다양한 통신 인터페이스를 지원할 뿐 아니라 ADC (Analog to Digital Converter)/DAC (Digital to Analog Converter)를 포함하고 있어 실제 현장에서 쉽게 활용될 수 있을 것으로 기대된다.

적층 미엔더 라인 구조를 이용한 GPS/PCS/위성 DMB 삼중 대역 소형 칩 안테나 (Triple-Band Compact Chip Antenna Using Stacked Meander Line Structure for GPS/PCS/Satellite DMB Services)

  • 김호용;김영두;이홍민
    • 한국전자파학회논문지
    • /
    • 제16권2호
    • /
    • pp.211-216
    • /
    • 2005
  • 본 논문에서 적층 미엔더 라인 구조를 이용한 GPS/PCS/위성 DMB 무선 단말기용 소형 칩 안테나를 설계하였다. 제작된 안테나의 크기는 $12.52mm\times19.95mm\times1.05mm$이다. 제안된 안테나는 GPS, PCS, 위 성 DMB 미엔더라인으로 구성되어 있으며 주파수 비(FR: Frequency Ratio)와 반사 계수를 개선하기 위하여 각각의 미엔더 라인의 배열 및 비아를 통하여 커플링(Coupling)을 조절하여 제작된 안테나는 삼중 대역을 구현하였다. 공진 주파수는 1.696 GHz, 1.888 GHz, 2.680 GHz이며 임피던스 대역폭은 150 MHz, 120 MHz, 60 MHz를 나타내었다. 공진 주파수에서 최대 이득은 0.08 dBi, 1.70 dBi, -1.27 dBi를 나타내었다.

광대역 다중경로 채널에서 스마트 안테나를 적용한 W-CDMA 시스템의 대역폭에 따른 성능분석 (Analysis of W-CDMA System with Smart Antenna for Different Bandwidths in Wideband Multipath Channel)

  • 전준수;이주석 ;김철성
    • 대한전자공학회논문지TC
    • /
    • 제40권2호
    • /
    • pp.47-55
    • /
    • 2003
  • 본 논문에서는 광대역 다중경로 채널에서 스마트 안테나를 적용한 W-CDMA 시스템의 성능을 서로 다른 대역폭(1.25㎒, 5㎒)과 서로 다른 환경(도심지역, 교외지역)에서 분석하였다. 스마트 안테나 시스템의 성능을 분석하기 위해서는 광대역 채널을 시ㆍ공간(Spatio-Temporal) 상관특성을 갖는 시변 선형 필터로 모델링하고, 공간 정보를 고려하기 위하여 배열 응답 벡터(array response vector)를 삽입하여 시간과 공간 정보를 갖는 벡터 채널 모델을 사용해야 한다. 이 때 공간적으로는 일정량의 각도 퍼짐을 갖는 부다중경로 성분으로 구성된 한 개의 반사파가 한 방향으로부터만 수신된다는 클러스터(cluster) 현상을 가정하였다. 광대역 CDMA의 경우에는 칩구간(Chip duration)이 보다 짧기 때문에 다중 경로 현상이 협대역의 경우와는 다르다. 본 논문에서는 한 칩 내에 들어오는 다중경로 성분은 분리하여 가장 큰 신호 성분만을 찾아내어 원하는 사용자의 신호로 사용하는 방법으로 모의 실험을 실행하였다. 모의실험 결과. 협대역 CDMA를 사용하는 스마트 안테나 시스템보다 광대역 CDMA를 사용하는 스마트 안테나 시스템의 성능이 더 좋게 보임을 확인할 수 있었다. 또한 스마트 안테나는 2D-RAKE 수신기를 사용했을 때 도심지역에서 보다 더 효과적임을 착안할 수 있었다.

무선 PAN 응용을 위한 FPGA 설계 및 SoC (FGPA Design and SoC Implementation for Wireless PAN Applications)

  • 김용성;김선희;홍대기
    • 한국산학기술학회논문지
    • /
    • 제9권2호
    • /
    • pp.462-469
    • /
    • 2008
  • 본 논문에서는 KOINONIA 무선 개인 영역 네트워크 (WPAN: Wireless Personal Area Network) 표준을 프로그래밍 가능한 게이트 배열 (FPGA: Field-Programmable Gate Array)로 설계하고 시스템 온 칩 (SoC: System on Chip)으로 구현하였다. 변조부에서는 정진폭을 유지할 수 있도록 잉여 비트를 이용하여 부호화하였고, 수신부에서는 이 잉여 비트를 복호 하는데 사용함으로써 낮은 신호 대 잡음비 (SNR: Signal to Noise Ratio)에서도 동작이 가능하게 하였다. KOINONIA WPAN은 400만 게이트 급의 FPGA에서 44MHz이상으로 동작하였으며, 무선 주파수 (RF: Radio Frequency) 모듈과의 연동 실험에서는 최소 입력 전력 레벨 감도 (MIPLS: Minimum Input Power Level Sensitivity)가 -86dBm인 환경에서 SNR은 13dB, 패킷 오율 (PER: Packet Error Rate)은 1% 이하라는 높은 성능을 나타내었다. SoC 칩은 하이닉스 0.25um 상보 금속 산화 반도체 (CMOS: Complementary Metal Oxide Semiconductor) 공정을 이용하였으며 면적은 $6.52mm{\times}6.92mm$이다.

생체신호 측정을 위한 아날로그 전단 부 회로 설계 (Analog Front-End Circuit Design for Bio-Potential Measurement)

  • 임신일
    • 전자공학회논문지
    • /
    • 제50권11호
    • /
    • pp.130-137
    • /
    • 2013
  • 본 논문은 생체신호 측정을 위한 저전력/저면적 AFE(analog front-end)에 관한 것이다. 제안된 AFE는 계측증폭기(IA), 대역 통과 필터(BPF), 가변 이득 증폭기(VGA), SAR 타입 A/D 변환기로 구성된다. 전류 분할 기법을 이용한 작은 gm (LGM) 회로와 고 이득 증폭기로 구성된 Miller 커패시터 등가 기술을 이용하여, 외부 수동소자를 사용하지 않고 AC-coupling을 구현하였다. 응용에 따른 BPF의 고역 차단 주파수 변화는 전압 조절기(regulator)를 이용한 출력 전압 변화를 이용하여 $g_m$을 변화하여 구현 시켰다. 내장된 ADC는 커패시터 분할 기법을 적용한 이중 배열 커패시터 방식의 D/A변환기와 비동기 제어 방식을 이용하여 저 전력과 저 면적으로 구현하였다. 일반 CMOS 0.18um 공정을 이용하여 칩으로 제작하였고, 전체 칩 면적은 PAD등을 모두 포함하여 $650um{\times}350 um$이다. 제안된 AFE의 전류 소모는 1.8V에서 6.3uA이다.

DNA 마이크로어레이 프린팅을 위한 사용자 인터페이스 적용기술 (Implementation of User Interface for DNA Micro Array Printing Technology)

  • 박재삼
    • 한국전자통신학회논문지
    • /
    • 제8권12호
    • /
    • pp.1875-1882
    • /
    • 2013
  • 마이크로 어레이 기술은 유전자 네트워크의 순서 와 게놈의 통합과 같은 많은 업적을 기여하고 있으며, 이러한 기술은 유전자 발현의 패턴을 조사하기 위한 수단 등으로 잘 확립 되어있다. DNA 마이크로배열은 Affymetric 칩을 이용하여 대량의 DNA 서열을 합성 할 수 있는데 기존의 DNA 어레이 스포팅에는 일반적으로 접촉방식과 압전전자 방법등 두가지 유형이 있다. 접촉방법은 유리 슬라이드 표면과 접촉하도록 스포팅핀을 사용하는데 이 방법은 표면 매트릭스의 손상이나 상처가 발생할 수 있어 단백질이 오염 되거나 특정 결합을 방해할 위험이 있다. 반면에 압전전자 방법은 대량 생산이 가능함에도 불구하고 결과를 인쇄할 분석기가 필요하므로 현재 실험실 내에서만 수행 가능한 실정이다. 본 논문에서 유리 슬라이드 표면에 닿지 않고 지속적으로 일관성 있게 스포팅이 가능하도록 하는 진보된 방법을 제시한다.