• The Transactions of the Korea Information Processing Society
• /
• v.5 no.1
• /
• pp.249-257
• /
• 1998

다층 인쇄회로기판에서 고속 신호를 정확하고 신속하게 배선 설계하려면, 물리적 설계 규칙과 신호 잡음을 고려한 전기적 설계 규칙을 정립하고, 적용할 신호 검증 도구를 사용하여 신호의 충실성을 검증하여야 한다. 본 논문은 현재 개발 제작되어 동작 중에 있는 HIPSS(High Performance Storage System)보드에 대한 전기적 설계 규칙과 고속 신호의 배선에 따른 일부 고속 신호의 신호 검증 방법을 설명한다. 또한 전기적 설계 규칙을 적용하여 인쇄회로기판을 설계하는 경우, 발생하는 신호 지연, 반사 그리고 누화 등의 신호 잡음을 검증 도구를 이용하여 시뮬레이션 하고, 분석한 결과를 보이며, 수정된 고속 신호의 배선 설계를 확인한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.04b
• /
• pp.1209-1212
• /
• 2001

본 논문에서는 PCB(Printed Circuit Board)회로에서 고속 신호들을 전달하는 배선의 특성 및 배선의 요구사항에 의한 설계 규칙과 이론화된 공식은 이용하여 PCB상에 배치되는 부품들간의 배선경로를 추적하여 해당 배선의 특성을 분석하고, 흐르는 신호의 특성 및 해당 신호의 전기/전자적인 시뮬레이션을 수행할 수 있도록 하는 PCB회로의 신호통합 시뮬레이터에 대하여 언급하고 실험을 통하여 시뮬레이션의 타당성을 검증하였다.

• Journal of the Institute of Convergence Signal Processing
• /
• v.4 no.4
• /
• pp.81-86
• /
• 2003

Current growth of VLSI design depends critically on the research and development of automatic layout tool. Automatic layout is composed of placement assigning a specific shape to a block and arranging the block on the layout surface and routing finding the interconnection of all the nets. Algorithms performing placement and routing impact on performance and area of VLSI design. Switchbox routing is a problem interconnecting each terminals on all four sides of the region, unlike channel routing. In this paper we propose a genetic algorithm searching solution space for switchbox routing problem. We compare the performance of proposed genetic algorithm(GA) for switchbox routing with that of other switchbox routing algorithm by analyzing the results of each implementation. Consequently experimental results show that out proposed algorithm reduce routing length and number of the via over the other switchbox routing algorithms.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.06a
• /
• pp.105-105
• /
• 2006

IT 산업 및 반도체 산업이 발전함에 따라 초소형, 고집적화 시스템의 요구에 대응하기 위해서 고해상도 및 고정밀의 패턴 구현에 관한 많은 연구가 진행되고 있다. 이러한 연구는 각종 산업제품의 PCB(Printed Circuit Board) 및 디스플레이 장치인 PDP(Plasma Display Panel), LCD(Liquid Crystal Display) 등에 적용되어 널리 응용되고 있다. 현재 널리 사용되는 인쇄 회로 기판은 마스킹 후 선택적 에칭 방식을 적용하여 금속 배선을 형성하는 방식을 적용하고 있다. 이러한 방식은 설계가 변경될 경우 마스크를 다시 제작해야 하는 번거로움이 있어 설계 변경이 용이하지 않고 더욱 길어진 생산시간의 증가로 인하여 생산성 및 집적도가 떨어지게 된다. 따라서 최근에는 이러한 한계를 극복하기 위한 방안이 여러 가지 측면에서 시도되고 있으며, 그 중에서도 Inkjet Printing 기술에 대한 관심이 증가하고 있다. 본 연구에서는 Inkjet Printing 방식을 적용하여 금속 배선을 형성하고 선폭과 두께의 오차를 줄여 배선의 Tolerance 를 개선할 수 있는 방안을 제안하였다. Inkjet Printing 방식을 이용한 기존의 금속 배선 형성은 고해상도의 DPI(Dot Per Inch)에서 잉크 액적이 뭉치는 Bulge 현상이 발생되어 원하는 형상 및 배선의 폭을 구현하는데 어려움이 있었다. Bulge 현상은 배선의 불균일성을 야기할 뿐만 아니라 근접한 배선의 간섭에도 영향을 미처 금속 배선의 기능을 할 수 없는 단점을 발생시킨다. 따라서 본 연구에서는 이러한 Bulge 현상을 줄이고 배선간의 간섭을 방지하여 원하는 배선을 용이하게 형성할 수 있는 순차적 인쇄 방식을 적용하였다. 본 연구에서는 노즐직경 35um 의 Inkjet Head 와 나노 Ag 입자 잉크를 사용하여 Glass 표면 위에 배선을 형성하고 배선의 폭과 두께를 측정하였다. 또한 순차적 인쇄 방식을 적용하여 700DPI 이상의 고해상도에서 나타날 수 있는 Bulge 현상이 감소하였음을 관찰하였으며 금속 배선의 Tolerance를 10%내외로 유지할 수 있음을 확인하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2018.10a
• /
• pp.5-7
• /
• 2018

VLSI(Very large scale integration) 기술을 통한 트랜지스터의 소형화를 통해 CMOS 집적 회로의 성능은 지속적으로 발전해 왔다. 이와 같은 기술 발전에 따라 집적 회로를 구성하는 디지털 논리 요소 또한 진화를 하고 있다. 디코더는 부호화된 정보를 다시 부호화되기 전으로 되돌아가는 처리를 하는 디지털 논리 요소이며 컴퓨터 설계에서 많이 사용되는 핵심 요소이다. 본 논문에서는 양자점 셀룰라 오토마타(Quantum Cellular-Automata, QCA)를 사용하여 인에이블 입력을 가진 2-to-4 디코더를 제안하였다. 4-입력 유니버설 게이트의 하나의 입력을 1로 고정시켜 3-입력 NOR 게이트로 사용하며, 입력 값 X와 입력 값 Y의 중복된 배선 수를 감소시키고 한 배선으로 두 게이트에 입력을 연결하여 디코더의 배선 수와 배선 교차부를 최소화한다. 제안안하는 4-to-2 인에이블 디코더는 기존 디코더보다 셀의 개수와 클럭수를 감소시켜 디코더의 성능을 더 효율적으로 향상시켰다. 이를 통해 고속 회로 설계에 활용 및 높은 성능을 기대 할 수 있으며 QCA 연구에 기여할 수 있을 것으로 전망 한다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.26 no.5
• /
• pp.145-151
• /
• 1989

A new preprocess technique is presented which can improve the routing efficiency in the gate array layout designs. In order to resolve the cycle problem in the detailed routing, we exchange the logically equivalent pins in each channel. The signal nets are divided, and doubly connected signal net components are removed, so that the increase in the number of tracks can be controlled.

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.36C no.9
• /
• pp.28-43
• /
• 1999

In this paper, we present a gridless router for MultiChip Modules (MCM). Because our router uses corner stitching data structures, not a routing grid, to represent the routings status, it allows arbitrary location of pins, and routes variable-width wires, without a considerable waste of area from bulky vias. A routing speed is a very important factor because a gridless routing approach is known its computation is hard and complex, and MCM routing problem has so large routing area and layers. Our router completes the routing faster than the most of previously reported grid-based routers, with comparable routing result, by using SEGRAs routing algorithm whose very fast speed is proved, and the characteristics of the effective data structure.

• Journal of the Institute of Electronics Engineers of Korea TE
• /
• v.42 no.1
• /
• pp.1-6
• /
• 2005

Channel routing is a problem assigning each net to a track after global routing and minimizing the track that assigned each net. In this paper we propose a genetic algorithm searching solution space for 4-layer channel routing problem. We compare the performance of proposed genetic algorithm(GA) for channel routing with that of other 4-layer channel routing algorithm by analyzing the results of each implementation.

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.36C no.11
• /
• pp.64-74
• /
• 1999

A new clock skew optimization for clock routing using link-edge insertion is proposed in this paper. It satisfies the given skew bound and prevent the total wire length from increasing. As the clock skew is the major constraint for high speed synchronous ICs, it must be minimized in order to obtain high performance. But clock skew minimization can increase total wire length, therefore clock routing is performed within the given skew bound which can not induce the malfunction. Clock routing under the specified skew bound can decrease total wire length Not only total wire length and delay time minimization algorithm using merging point relocation method but also clock skew reduction algorithm using link-edge insertion technique between two nodes whose delay difference is large is proposed. The proposed algorithm construct a new clock routing topology which is generalized graph model while previous methods uses only tree-structured routing topology. A new cost function is designed in order to select two nodes which constitute link-edge. Using this cost function, delay difference or clock skew is reduced by connecting two nodes whose delay difference is large and distance difference is short. Furthermore, routing topology construction and wire sizing algorithm is developed to reduce clock delay. The proposed algorithm is implemented in C programming language. From the experimental results, we can get the delay reduction under the given skew bound.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2005.05a
• /
• pp.84-88
• /
• 2005

본 연구에서는 백색광원용 조명램프에 필요한 고밀도로 집적된 LED 어레이를 제작하기 위하여 반도체제조 공정에 필요한 포토마스크를 AutoCAD 상에서 설계하였으며 레이저 리소그래피 장비를 이용하여 포토마스크를 제작하였다. 웨이퍼상에 LED칩을 개별적으로 제작한 후 이들을 직렬 및 병렬로 금속배선하여 연결하였다. 특히 AutoCAD로 각 공정의 포토마스크 패턴을 설계 작업한 후 DWG 파일을 DXF 파일로 변환하여 레이저빔으로 스캔닝하였다. 이를 소다라임 유리판 위에 크롬을 증착한 후 각 패턴에 맞추어 식각 함으로써 포토마스크를 제작하였다. 또한 2인치 InGaN/GaN 다중 양자우물구조의 광소자용 에피박막이 증착된 사파이어 웨이퍼에 포토마스크를 활용하여 반도체 제조공정을 수행하였으며, 금속배선된 백색LED램프를 제작하였다.