• 한국광학회지
• /
• 제14권3호
• /
• pp.279-285
• /
• 2003

InGaAsP/InP 비대치 다중 양자우물 구조에서 모드 이득의 이론 및 실험적 해석을 통해 광대역 이득특성을 확인하였고, 여러가지 선폭증가 함수를 적용하여 비대칭 선폭증가 함수가 가장 실험치에 근접한 모델임을 확인하였다. 광대역 이득 대역폭을 얻기 위한 활성층 구조를 설계하여 RWG형 FP-LD를 제작하였고, 공진기 길이가 400 $\mu\textrm{m}$에서 발진개시 전류는 36 ㎃, 주입전류가 33 ㎃에서 -1 ㏈ 이득폭은 45 nm, -3 ㏈ 폭은 80 nm을 얻을 수 있었다.

• 한국인터넷방송통신학회논문지
• /
• 제18권6호
• /
• pp.195-200
• /
• 2018

W-대역 송수신기를 위한 주파수 8체배기가 100-nm GaAs pHEMT 공정으로 설계 및 제작되었다. 제작된 체배기는 송수신기의 국부발진기 및 신호원으로 활용 가능하다. 공통-소스 2체배기를 3단 연결하여 10.75 GHz의 입력 신호를 83 GHz로 체배할 수 있다. 변환 이득 향상과 불요파 억제를 위하여 공통-소스 증폭기가 각 체배단 마다 포함되었다. 증폭기를 대역 필터로 활용하여 크고 복잡한 수동 필터 없이 충분한 불요파 억제도를 확보할 수 있다. 또한 각 증폭기 이득을 조정하여 변환 효율을 극대화하였다. 제작된 체배기는 80 - 84 GHz 대역에서 6 dBm 이상의 높은 출력을 보이며 20 dBc 이상의 우수한 불요파 억제 성능을 확보하였다.

• Pediatric Infection and Vaccine
• /
• 제30권3호
• /
• pp.188-192
• /
• 2023

영아기 급성 출혈성 부종(acute hemorrhagic edema of infancy, AHEI)은 주로 영아에서 발생하는 드문 혈관염으로 호흡기 바이러스 감염과 연관되어 발생할 수 있다. 저자들은 coronavirus disease 2019 (COVID-19) 감염 후 발생한 AHEI 단일 사례를 보고한다. 재태주수 38주에 3.5kg으로 출생한 건강했던 생후 47일된 환아는 동반증상 없는 발열을 주소로 내원하였고 COVID-19 reverse transcription polymerase chain reaction 검사결과 양성이 확인되었다. 입원 이틀째부터 손과 발에 비창백성(non-blanching) 홍반성 반점(macule)과 반(patch)이 발생했고 압통을 동반한 부종이 관찰되었다. 발열은 호전되었고 전신 컨디션과 경구 섭취는 정상적인 모습을 보였다. 정맥 덱사메타손 투약 후 발진과 부종은 호전되었다. AHEI를 적시에 진단하는 것은 불필요한 검사나 치료를 피하고 드물지만 발생 가능한 심각한 합병증을 신속하게 발견하는데 중요하다.

• 한국전자통신학회논문지
• /
• 제4권3호
• /
• pp.183-189
• /
• 2009

본 논문에서는 광대역 신호를 수신할 수 있는 혼성변환 방식의 RF 전단부 구조를 제안하고 이의 타당성을 설계, 제작 및 실험을 통하여 검증하였다 제안한 혼성변환 방식의 RF 전단부는 상향변환 블럭을 적용하여 광대역 수신시 고조파 변환 및 영상신호 변환에 의해 발생되는 기존 RF 전단부의 성능 저하 문제를 개선했으며, 부고조파 혼합기에서 대역폭이 증가되는 원리를 적용하여 광대역 LO 신호의 구현을 위해 여러개의 국부발진기를 사용하는 기존 RF 전단부 구조들의 복잡도 문제를 개선하였다 제작한 회로들은 실험 결과 도출한 설계 규격을 만족하였고 RF 전단부 또한 80 dB 이상의 이득, 60 dB 이하의 잡음지수, 최소 이득조건에서 -50 dBm 이상의 IIP3 특성으로 목표 규격을 만족하였다.

• 대한전자공학회논문지SD
• /
• 제40권2호
• /
• pp.111-116
• /
• 2003

본 논문에서는 CMOS로 구현된 무선 홈 네트워크용 Base-Band Analog 수신단을 제안하였다. 제안된 수신단은 길버트 셀 형태의 믹서, Gm-C 형태의 Elliptic 6차 저역통과 필터, 그리고 6-bit A/D 변환기로 구성되어 있다. 제안한 수신단은 CMOS RF 단을 거친 작은 전력의 200㎒의 아날로그 신호와 PLL에서 나오는 큰 전력의 199㎒ 국부 발진 신호가 믹서에 인가되어 Base Band 신호를 생성해 낸다 이 신호는 낮은 주파수로부터 높은 주파수가지 분포되어 있는데 저역통과 필터를 거쳐 1㎒의 Base-Band 신호만을 추출해낸다. 이 1㎒의 신호는 다시 6-bit A/D 변환기를 거쳐 6-bit 디지털 code를 생성하여 DSP(Digital Signal Processing) 블록과 연결된다. 제작된 수신단은 0.25㎛ 1-poly 5-metal n-well CMOS 공정으로 제작되었으므로 유효 칩 면적은 200㎛ × 1400㎛ 이고, 2.5V의 전원전압에서 130㎽ 전력 소모를 나타내었다.

• 한국정보통신학회논문지
• /
• 제9권2호
• /
• pp.301-306
• /
• 2005

본 논문에서는 gain-boosting 회로를 이용하여 전류 미스매치를 줄일 수 있는 전하펌프와 전압제어 저항기를 사용하여 선형성이 우수한 래치 구조의 전압제어발생기를 제안하여 위상고정루프를 설계하였다. Cain-boosting 전하펌프를 사용한 위상고정루프는 루프필터 출력 전압 구간에서 11$mu$V(최대 43$mu$V, 최소 32$mu$V)의 전압 흔들림 차이를 나타내었다. 전압제어저항기를 이용한 전압제어발진기는 입력전압 동작 구간에서 우수한 선형성을 나타내었다. 또한 제작된 전압제어발진기의 위상 잡음 특성은 -1084Bc/Hz(a)100kHz이며 CMOS 공정으로 만들어진 LC 전압제어발진기와 비슷한 성능을 가진다. 0.35$mu$m CMOS 공정으로 시뮬레이션 하였으며 록킹 시간은 150$mu$s이다.

• 대한기계학회논문집 C: 기술과 교육
• /
• 제3권3호
• /
• pp.175-181
• /
• 2015

전투차량의 내부는 혹서기에는 약 $80^{\circ}C$에 이를 만큼 고온 다습한 환경에 노출되어 감지거리를 측정하여 제어기에 신호를 전달하는 근접센서가 감지거리가 늘어나면서 결국에는 센서 자체의 금속물질을 인식하여 작동이 안되는 고장이 다발하여 원인분석 및 개선을 수행하게 되었다. 개선은 2차에 걸쳐 수행되었고 많은 시행착오를 거쳐 고온에 장기적으로 노출될 경우 고장이 발생된다는 것을 알아내어 개선방안을 도출한 결과, 이미터코일(Emitter Coil)을 한 개 더 추가하여 전압차이를 높여 감지 정확도를 향상시키고, 내부 몰딩 면적을 높여 진동 및 충격 내성을 강화하여 온도 및 습도 변화에 둔감하도록 설계개선을 하였다. 입증을 위해 고온 다습($85^{\circ}C$, 85%습도)한 환경챔버에서 136시간 내구시험을 실시하여 고장 발생이 없음을 확인하였다.

• 한국광학회지
• /
• 제17권1호
• /
• pp.68-74
• /
• 2006

DFB 반사기가 집적된 다중전극 레이저 다이오드에 Return-to-zero (RZ) pseudorandom bit sequence (PRBS) 데이터와 nonreturn-to-zero (NRZ) PRBS 데이터를 주입하여 이 신호로부터 광 클럭 신호를 추출하였다. 11.727 Gbit/s RZ PRBS 데이터와 NRZ PRBS 데이터로부터 재생된 광 클럭의 root-mean-square (rms) 타이밍 지터 (timing jitter)는 약 1 ps 정도로써 아주 우수한 결과를 얻어냈다. NRZ PRBS 데이터로부터 pseudo return-to-zero (PRZ) 데이터로 포맷변환을 구현하고, 클럭 성분을 갖고 있는 PRZ 신호를 이용하여 광 클럭을 추출하였다. 입력 PRZ데이터 신호의 rms 타이밍 지터는 2ps 이상일지라도 이로부터 추출해 낸 광 클럭의 rms 타이밍 지터는 1ps 정도의 좋은 특성을 얻어냈다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.130-134
• /
• 2008

본 논문에서는 1/4-레이트 기법을 사용한 클록 데이터 복원회로를 제안하였다. 제안한 클록 데이터 복원회로를 사용함에 따라 VCO의 발진 주파수를 낮추므로 고속 동작에 유리하다. 제안된 클록 데이터 복원회로는 기존 클록 데이터 복원회로 보다 낮은 지터 특성과 넓은 풀인(pull-in) 범위를 갖는다. 제안된 클록 데이터 복원회로는 1/4-레이트 뱅-뱅 형태의 오버샘플링 위상 검출기, 1/4-레이트 주파수 검출기, 2개의 전하펌프 회로와 저역 통과 필터 그리고 링 VCO회로로 구성되어 있다. 제안된 클록 데이터 복원회로는 $0.18{\mu}m$ 1P6M CMOS 공정으로 설계되었고, 칩 면적과 전력 소모는 $1{\times}1mm^2$, 98 mW 이다.

• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.638-646
• /
• 2005

최근 무선통신시스템에서 직접변환 트랜시버 또는 IF 샘플링 SDR 기반 수신기가 일반적인 트랜시버 구조에 상응하여 설계되어지고 있다. 일반적인 AFC/APC 보상 회로가 기저 대역에서 RF 입력 신호와 국부발진 신호의 주파수 및 위상 오차를 보정할지라도 직접변환 수신 구조에서는 주요한 열화요소로 작용한다. 일반적인 보상 회로의 제한적인 동작 영역과 기저 대역에서의 1/Q 채널의 불평형을 용이하게 보상할 수 있도록 RF 입력 신호단에서 주파수 및 위상 오차를 보정하는 방법을 본 논문에서 제안한다. RF 입력단에서 고정된 주파수 및 위상 오차 이외에 변화하는 주파수 및 위상 오차를 제안된 early-late 보상기에 의해 효과적으로 보상할 수 있다. RF 입력단에서의 주파수 및 위상 오차의 보정으로 직접변환 수신기의 기저 대역에서의 기존 주파수 및 위상 오차 보정 회로는 간단히 설계할 수 있으며 미세한 오차 보정 구조로 용이하게 이용할 수 있다.