• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 추계학술대회 논문집 학회본부
• /
• pp.338-341
• /
• 1995

The surface properties after plasma etching of Al(Si, Cu) solutions using the chemistries of chlorinated and fluorinated gases with varying the etching time have been investigated using X-ray Photoelectron Spectroscopy. Impurities of C, Cl, F and O etc are observed on the etched Al(Si, Cu) films. After 95% etching, aluminum and silicon show metallic states and oxized (partially chlorinated) states, copper shows Cu metallic states and Cu-Clx(x$CuCl_x$ (x$CuCl_x$ (1

• Progress in Superconductivity
• /
• 제3권1호
• /
• pp.49-55
• /
• 2001

Josephson junction arrays were fabricated by DC magnetron sputtering, self-aligning and reactive ion etching technique. The Al native oxide, formed by thermal oxidation, was used as the tunneling barrier of Nb/$Al-A1_2$$O_3$Nb trilayer. The arrays have 2,000 Josephson junctions with the area of $14\mu\textrm{m}$ $\times$ $46\mu\textrm{m}$. The gap voltages were in the range of 2.5 ~2.6 mV and the spread of critical current was $\pm$11~14%. When operated at 70~94 ㎓, the arrays generated zero-crossing steps up to 2.1~2.4 V. To improve transmission of microwave power and prevent diffusion of oxygen into Nb ground-plane while depositing $SiO_2$dielectric, we applied a plasma nitridation process to the Nb ground-plane. The microwave power was well propagated in Josephson junction arrays with nitridation. The difference in microwave transmission 7an be interpreted by the surface impedance change depending on nitridation.

• 한국전기전자재료학회논문지
• /
• 제29권8호
• /
• pp.455-460
• /
• 2016

A textured front surface is required in high efficiency silicon solar cells to reduce reflectance and to improve light trapping. Wet etching with alkaline solution is usually applied for mono crystalline silicon solar cells. However, alkali texturing method is not appropriate for multi-crystalline silicon wafers due to grain boundary of random crystallographic orientation. Accordingly, acid texturing method is generally used for multi-crystalline silicon wafers to reduce the surface reflectance. To reduce reflectivity of multi-crystalline silicon wafers, double texturing method with combination of acid and reactive ion etching is an attractive technical solution. In this paper, we have studied to optimize RIE condition by different RF power condition (100, 150, 200, 250, 300 W).

• 대한기계학회논문집A
• /
• 제31권6호
• /
• pp.679-685
• /
• 2007

Superhydrophobic surface, with a water contact angle greater than $150^{\circ}$, has a self-cleaning effect termed 'Lotus effect'. This surface is created by the combination of rough surface and the low surface energy. We proposed square pillar and square shapes to control surface roughness. Microstructure arrays are fabricated by DRIE(Deep Reactive Ion Etching) process and followed by PPFC(Plasma Polymerized Fluorocarbon) deposition. On the experimental result, contact angle at square pillar arrays is well matched with Cassie's model and largest contact angle is $173.37^{\circ}$. But contact angle of square pore shape arrays is lower than Cassie's theoretical contact angle about $5{\sim}10%$. Nevertheless, square pore arrays have more rigidity than square pillar arrays.

• 한국전기전자재료학회논문지
• /
• 제17권7호
• /
• pp.724-728
• /
• 2004

This paper describes on RIE(Reactive Ion Etching) characteristics of 3C-SiC(Silicon Carbide) grown on Si(100) wafers. In this work, CHF$_3$ gas was used to form the polymer as a function of a side-wall for excellent anisotropy etching during the RIE process. The ranges of the etch rate were obtained from 60 $\AA$/min to 980 $\AA$/min according to the conditions such as working gas pressure, RF power, distance between electrodes and the $O_2$ addition ratio in working gas pressure. Under the condition such as 100 mTorr of working gas pressure, 200 W of RF power and 30 mm of the distance between electrodes, mesa structures with about 40 of the etch angle were formed, and the vertical structures could be improved with 50 % of $O_2$ addition ratio in reactive gas during the RIE process. As a result of the investigation, we know that it is possible to apply the RIE process of 3C-SiC using CHF$_3$ for the development of electronic parts and MEMS applications in harsh environments.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.445.2-445.2
• /
• 2014

표면 조직화의 목적은 태양전지 표면에서의 입사되는 빛의 반사율을 감소 시키고, 웨이퍼 내에서 빛의 통과 길이를 길게 하며, 흡수되는 빛의 양을 증가시키는 것이다. 본 연구에서는 여러 가지 표면 조직화 공정 기술을 이용하여 표면 형상에 따른 광 변환 효율에 대해 연구하였으며, 셀을 제작하여 전기적 특성과 광학적 특성의 상관관계를 분석하였다. KOH를 이용한 표면 조직화, 산 증기를 이용한 표면 조직화, 반응성 이온 식각을 이용한 표면 조직화, 금속 촉매 반응을 이용한 표면 조직화 공정 기술을 이용하여 표면 조직화 공정을 진행하였다. 셀 제작 결과, 반사도 결과와는 상반되는 결과를 얻을 수 있었다. 표면 조직화 형상에 따른 셀 효율의 변화는 도핑 프로파일과 표면 재결합 속도의 변화 때문이라 생각되며 더 명확한 분석을 위해 양자 효율을 측정하여 분석을 시도하였다. 표면 조직화 공정 기술별 도핑 프로파일을 보면 KOH를 이용한 표면 조직화 공정을 제외한 나머지 표면 조직화 공정들의 도핑 프로파일은 불균일하게 형성되어 있는 것을 확인 할 수 있다. 양자 효율 측정 결과 단파장 대역에서 낮은 응답특성을 가지는 것을 확인 할 수 있었다. 그 이유는 낮은 반사도를 가지는 표면 조직화 공정의 경우 나노사이즈의 구조를 갖기 때문에 균일한 도핑 프로파일을 얻지 못해 전자, 정공의 분리가 제대로 이루어지지 못하였고 표면 재결합 속도증가의 원인으로 단락전류와 개방전압이 낮아져 효율이 떨어진 것으로 판단된다. 결과적으로 낮은 반사율을 갖는 표면 조직화 공정도 중요하지만 표면 조직화 공정 기술에 따른 균일한 도핑 프로파일을 갖는 공정을 개발한다면 단파장 응답도가 향상되어 단락전류밀도와 개방전압 상승효과를 얻을 수 있을 것이라 판단된다.

• 마이크로전자및패키징학회지
• /
• 제25권3호
• /
• pp.31-36
• /
• 2018

본 연구에서는 DRAM 소자의 Pressure Cooker Test (PCT) 신뢰성 평가 후 발생한 불량 원인에 대한 연구를 진행하였다. 불량 시료의 물리적 관측 결과 변색, Al의 부식 및 손실, 그리고 금속 간 중간 절연막 박리 등이 관측되었다. 추가 물리적 화학적 분석 결과 비정상적인 물질인 $Al_XO_Y$ 층을 발견하였다. 불량 원인을 파악 하기 위해 package ball 크기 실험 및 보호막 pin hole 등의 연관성 실험을 진행하였으나 원인으로 판명되지 않았다. 또한 EMC 물질에 포함되어 있는 Cl에 의한 Al 할로겐화 평가를 진행하였다. 진행 결과 약간의 개선 효과를 보였지만 완벽한 문제 해결을 이루어 내지 못했다. Galvanic corrosion 가능성 가설을 세웠고, 면밀한 분석 결과 pad open 지역에서 Ti 잔존물을 발견할 수 있었다. 검증 실험으로 repair 식각 분리 실험을 진행하여 개선 효과를 보았다. 개선 된 조건에서 PCT 신뢰성 기준치를 만족 하는 결과를 얻었다. 금번 PCT 불량 메카니즘은 다음과 같이 설명할 수 있다. 공정 repair etch시 Ti 잔류물이 남아 Galvanic 메커니즘에 의해 Al이 이온화 된다. 이온화 된 Al이 후속 PCT 신뢰성 측정 시 $H_2O$와 반응하여 비 정상 물질인 $Al_XO_Y$를 생성하였다.

• 공업화학
• /
• 제9권7호
• /
• pp.990-997
• /
• 1998

ECR 산소플라즈마를 이용하여 저온 확산법에 의해 서로 다른 종류의 기판에 마이크로파 출력, 기판의 위치 등을 실험변수로 실리콘 산화막을 제조하고, 열처리 전 후 물리 화학적 특성을 분석하여 Si/O 의 조성비, 산화막 표면의 morphology와 전기적 특성과의 관계를 살펴보았다. 마이크로파 출력이 높은 영역에서, 산화속도는 증가하지만 식각으로 인하여 표면조도가 증가하였다. 따라서 막내에 결함이 증가하고 기판자체에 걸리는 DC bias의 증가로 기상에 존재하는 산소 양이온이 다량 함유되어 산화막의 질이 저하되었다. 기판의 종류에 따라 기상에 존재하는 산소 양이온의 함량은 Si(100) $Si/SiO_2$계면에 존재하는 결함들은 줄일 수 있으나, 고정전하와 계면포획전하 밀도는 열처리와 무관하고 단지 기상에 존재하는 반응성 산소이온의 양과 기판자체 DS bias에 의존하였다. 마이크로파 출력이 300, 400 W인 실험조건에서 표면조도가 낮고, 계면결함밀도가 ${\sim}9{\times}10^{10}cm^{-2}eV^{-1}$로 $Si/SiO_2$계면에서 결함이 적은 양질의 산화막이 얻어졌다.

• 한국진공학회지
• /
• 제13권1호
• /
• pp.34-38
• /
• 2004

핫엠보싱 기술을 이용하여 고분자 광도파로를 제작하기 위해서는 핫엠보싱 마스터가 필수적이며, 본 연구에서는 deep-RIE 공정에 의해 실리콘 마스터를 제작하였다. 광도파로의 광손실과 직접 연관이 있는 실리콘 마스터의 측면 거칠기를 최소화하기 위해 deep-RIE 공정 수행 후, 온도 $1050^{\circ}C$에서 $H_2/O_2$ 분위기하에 산화층을 각각 400$\AA$, 1000$\AA$, 3000$\AA$, 4500$\AA$, 5600$\AA$ 및 6200$\AA$ 두께로 형성하였으며, 곧바로 $NH_4$F:HF=6:1 BOE를 사용하여 산화층을 제거하였다. 제작된 마스터의 측면 거칠기를 SPM-AFM을 이용하여 측정하였으며, 측면 거칠기가 scallop 부분의 경우, 산화층 형성과 제거 후, 12nm (RMS)에서 최소 약 6nm (RMS)로 개선되었으며, vertical striation부분은 162nm (RMS)에서 최소 39m (RMS)로 개선됨을 확인하였다.

• 한국재료학회지
• /
• 제10권5호
• /
• pp.360-363
• /
• 2000

다양한 Zr/Ti 비율을 갖고 있는 강유전체 PZT박막을 졸-겔 법으로 증착하였고 상부 백금전극의 제조방법과 열처리온도의 변화에 따라 강유전체 특성을 측정하여 이력곡선의 변형 원인을 조사하였다. Pt/PZT/Pt 캐패시터는 상부 백금전극을 반응성 이온 식각(RIE) 하는 과정에서 생성된 dc plasma 전압에 의하여 양의 방향으로 분극되었고 도메인 계면에 포획된 전하에 의해 내부전장이 발생되었다. PZT 박막은 sputtering으로 상부전극을 증착하는 과정에서 이력곡선의 중간에 잘룩하게 되는 시효현상이 관찰되었다. 상부전극을 제작한 후 열처리는 포획된 전하흫 제거시켜 양호한 이력곡선 특성을 되찾게 하였다. Zr/Ti 비율이 감소함에 따라 내부전장이 증가하였으며 내부전장이 없어지는 열처리온도가 증가하였다.