• 전기전자학회논문지
• /
• 제23권2호
• /
• pp.614-621
• /
• 2019

본 논문은 integral equation-fast Fourier transform(IE-FFT)과 block matrix preconditioner(BMP)를 이용하여 침투 가능한 구조물의 전자기 산란 문제를 다룬다. IE-FFT는 모멘트 법(the method of Moments : MoM)에 의해 형성된 행렬방정식의 해를 계산하기 위하여 반복법의 연산량을 상당히 개선할 수 있다. 또한 전기적으로 커다란 구조물로부터 형성된 행렬방정식에 BMP가 적용된 반복법을 적용하면 반복 횟수를 크게 줄여 행렬방정식의 해를 빠르게 계산할 수 있다. 수치해석 결과는 IE-FFT와 BMP를 적용하여 침투 가능한 구조물의 전자기 산란 문제를 빠르고 정확하게 계산할 수 있음을 보여준다.

• 한국통신학회논문지
• /
• 제26권7B호
• /
• pp.996-1005
• /
• 2001

본 논문에서는 ASIC 벤더의 셀 라이브러리와 MUX-based FPGA에 있는 고정된 입력을 갖는 연결구조의 수를 최소화하는 하드웨어 할당 알고리듬을 제안한다. 제안된 할당 알고리듬은 연산자간을 연결하는 신호선이 반복적으로 이용되어 연결 신호선 수가 최소가 될 수 있도록 연산자를 할당한다. 연결 구조를 고려한 이분할 그래프에 가중치를 설정하고 변수와 레지스터간의 최대 가중치 매칭을 구함으로써 레지스터 할당을 수행한다. 또한 연결구조에 대한 멀티플렉서의 중복 입력을 제거하고 연산자에 연결된 멀티플렉서간의 입력을 교환하는 입력 정렬 과정으로 연결구조를 최소화한다. 벤치마크 실험을 통하여 제안된 알고리즘의 효용성을 보인다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.687-690
• /
• 2005

H.264/AVC에서 압축 효율을 향상시키기 위해 사용된 entropy coding중에 CABAC(Context-based Adaptive Binary Arithmetic Coding)은 하드웨어 복잡도가 높고 bit-serial 과정에서 data dependancy가 존재하기 때문에 빠른 연산이 어렵다. 본 논문에서는 adaptive arithmetic encoder와 정규화 과정을 효율적으로 구성하여 각 입력 심벌이 정규화 과정의 반복횟수에 관계없이 고정된 cycle에 encoding이 되도록 하였다. 제안한 구조는 pipeline으로 구성하기 용이하며, 이 경우 매 cycle에 한 입력 심벌의 encoding이 가능하다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.890-891
• /
• 2015

본 논문에서는 속도 제어를 위한 가변자속 메모리 모터(Variable Flux Memory Motor)의 특성과 감자전류 산정에 대하여 다루었다. 서론에서는 VFMM에 대한 특징 및 설계를 위한 분석 방안을 제시하였으며, 메모리모터의 동작 원리와, 정밀한 해석 방법은 본론을 통하여 자세히 다루었다. 감자전류는 프라이자흐 모델을 이용하여 초기 자석의 자화량을 비선형 적으로 구한 후 인가된 d축 전류에 따른 변화된 자화량 및 기전력 값들을 반복적인 연산을 통하여 신뢰성 있는 감자전류를 산정하였다.

• 한국데이타베이스학회:학술대회논문집
• /
• 한국데이타베이스학회 2000년도 추계학술대회 E-Business와 정보보안
• /
• pp.116-118
• /
• 2000

본 논문은 만델브로트 집합의 쌍곡성분과 0＜λ＜1/e에서 초월 정함수 $E_{λ}$(z)의 Julia집합의 성질에 대한 연구이다. 만델브로트 집합의 쌍곡성분은 $P_{c}$ $^{n}$ (0)의 영점을 항상 포함하고 있고 역으로 $P_{c}$ $^{n}$ (0)의 각각의 영점은 만델브로트 집합의 한 쌍곡성분에 포함된다. 그리고 $E_{λ}$(z)의 Julia 집합이 Cantor bouquet를 포함하고 있다는 사실을 Devaney 와 Tangerman의 결과를 이용하여 설명하였다.여 설명하였다.하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.295-298
• /
• 2014

본 논문에서는 필터 계수 추출을 위한 HEVC 적응적 루프 필터(ALF, Adaptive Loop Filter)의 효율적인 설계를 제안한다. ALF는 필터 계수를 추출하기 위해 $10{\times}10$ 행렬의 촐레스키 분해를 반복적으로 수행한다. ALF의 촐레스키 분해는 루트 연산 및 나눗셈 연산 등 하드웨어로 설계하기 어려운 연산들로 구성되어 있고, LCU($64{\times}64$) 한 개당 최대 30비트의 큰 값들을 소수점 단위로 연산하기 때문에 많은 연산량과 수행 시간을 필요로 한다. 본 논문에서 제안한 하드웨어 구조는 멀티플렉서와 뺄셈기, 비교기 등을 이용하여 촐레스키 분해에 사용되는 루트 연산을 구현하였다. 또한, 촐레스키 분해의 특징적인 연산 과정들을 파이프라인 구조로 설계함으로써 효율적이면서 적은 연산량을 갖는 하드웨어 구조로 구현하였다. 구현한 하드웨어는 Xilinx ISE 14.3 Vertex-6 XC6VCX240T FPGA 디바이스를 사용하여 설계하였으며, 최대 동작 주파수 150MHz에서 4K UHD($4096{\times}2160$) 영상을 초당 40프레임으로 실시간 처리할 수 있다.

• 한국강구조학회 논문집
• /
• 제10권3호통권36호
• /
• pp.473-486
• /
• 1998

본 논문에서는 쉬프트를 갖는 부분공간 반복법의 제한조건을 제거하여 수치적으로 안정한 고유치해석 방법을 제안 하였다. 쉬프트를 갖는 부분공간 반복범의 주된 단점은 특이성 문제 때문에 어떤 고유치에 근접한 쉬프트를 사용할 수 없어서 수렴성이 저하될 가능성이 있다는 점이다. 본 논문에서는 부가조건식을 이용하여 위와 같은 특이성 문제를 수렴성의 저하없이 해결하였다. 이 방법은 쉬프트가 어떤 고유치와 같은 경우일지라도 항상 비특이성인 성질을 갖고 있다. 이것은 제안방법의 중요한 특성중의 하나이다. 제안방법의 비특이성은 해석적으로 증명되었다. 제안방법의 수렴성은 쉬프트를 갖는 부분공간 반복법의 수렴성과 거의 같고, 두 방법의 연산횟수는 구하고자 하는 고유치의 개수가 많은 경우에 거의 같다. 제안방법의 효율성을 증명하기 위하여, 두개의 수치예제를 고려하였다.

• 한국통신학회논문지
• /
• 제32권9C호
• /
• pp.801-809
• /
• 2007

LDPC 부호는 4G 이동통신 시스템에 적합한 오류 정정 부호이다. 그러나 알고리듬의 특성상 좋은 BER 성능을 위해서는 반복 복호에 의한 많은 연산량이 요구된다. 본 논문에서는 복호지연과 전력 소모에 대한 복호기의 성능을 증가시키기 위하여 반복 복호 횟수를 줄이는 알고리듬에 대하여 제안한다. 제안된 알고리듬은 현재 LLR 복호값과 이전 LLR 복호값 사이의 변화를 측정하고 변화 방향을 예측하며, 패리티 검사식을 만족시켜 수렴속도를 높이도록 LLR 값의 sign 비트를 반전시킨다. 실험결과, 제안한 방법은 BER 성능의 감소 없이 반복 복호 횟수를 약 33% 정도 줄이는 것이 가능하며 감소된 반복 복호 횟수에 비례하여 소모 전력도 감소시킬 수 있다.

• 한국전산구조공학회논문집
• /
• 제12권3호
• /
• pp.371-383
• /
• 1999

본 논문에서는 중복근을 갖는 구조물에 대한 효율적이고 수치적으로 안정한 고유치해석 방법을 제안하였다. 제안방법은 널리 알려진 쉬프트를 갖는 부분공간 반복법을 개선한 방법이다. 쉬프트를 갖는 부분공간 방법의 주된 단점은 특이성 문제 때문에 어떤 고유치에 근접한 쉬프트를 사용할 수 없어서 수렴성이 저하될 가능성이 있다는 점이다. 본 논문에서는 부가조건식을 이용하여 위와 같은 특이성 문제를 수렴성의 저하없이 해결하였다. 이 방법은 쉬프트가 어떤 단일 고유치 또는 중복 고유치와 같은 경우일지라도 항상 비특이성인 성질을 갖고 있다. 이것은 제안방법의 중요한 특성중의 하나이다. 제안방법의 비특이성은 해석적으로 증명되었다. 제안방법의 수렴성은 쉬프트를 갖는 부분공간 반복법의 수렴성과 거의 같고, 두 방법의 연산횟수는 구하고자 하는 고유치의 개수가 많은 경우에 거의 같다. 제안방법의 효율성을 증명하기 위하여, 두개의 수치예제를 고려하였다.

• 한국정보통신학회논문지
• /
• 제16권1호
• /
• pp.143-152
• /
• 2012

본 논문은 스칼라 곱셈, Menezes-Vanstone 타원곡선 암호 및 복호 알고리즘, 점-덧셈, 점-2배 연산, 유한체상 곱셈, 나눗셈 등의 7가지 동작을 수행하는 GF($2^{191}$) 타원곡선 암호프로세서를 하드웨어로 설계하였다. 단순 전력 분석에 대비하기 위해 타원곡선 암호프로세서는 주된 반복 동작이 키 값에 무관하게 동일한 연산 동작으로 구성되는 몽고메리 스칼라 곱셈 기법을 사용하며, GF($2^m$)의 유한체에서 각각 1, (m/8), (m-1)개의 고정된 사이클에 완료되는 GF-ALU, GF-MUL, GF-DIV 연산장치가 병렬적으로 수행되는 동작 특성을 갖는다. 설계된 프로세서는 0.35um CMOS 공정에서 약 68,000개의 게이트로 구성되며, 시뮬레이션을 통한 최악 지연시간은 7.8 ns로 약 125 MHz의 동작속도를 갖는다. 설계된 프로세서는 320 kps의 암호율, 640 kbps을 복호율 갖고 7개의 유한체 연산을 지원하므로 다양한 암호와 통신 분야에 적용할 수 있다.