• 한국정보처리학회논문지
• /
• 제7권10호
• /
• pp.3226-3235
• /
• 2000

반도체 집적 회로가 점점 복잡해지고 고속화되면서 반도체 집적 회로의 동작에 대한 검사 뿐 아니라, 회로가 원하는 시간 내에 동작함을 보장하는 지연 고장 검사의 중요성이 점점 커지고 있다. 본 논문에서는 경로 지연 고장에 대한 효율적인 테스트 입력 생성을 위하여 새로운 부분 확장 주사 방법을 제안한다. 본 논문에서는 유추와 할당을 적용한 테스트 입력 자동 생성기를 기반으로 하여 새로운 부분 주사 방법을 구현하였다. 우선적으로 표준 주사환경에서 테스트 입력을 생성한 후에 테스트 입력이 제대로 생성되지 않은 주사 사슬에 대하여 테스트 입력 생성기를 수행하는 동안의 정보를 이용하여 확장 주사 플립플롭이 적용될 플립플롭을 결정하였다. 확장 주사 플립플롭을 결정하는 기준으로서는 고장 검출율과 하드웨어 오버헤드를 사용하였다. 순차 회로인 ISCAS 89 벤치 마크 회로를 이용하여 실험을 수행하였으며, 실험을 통하여 표준 주사와 확장 주사 환경, 부분 확장 주사 환경에서 고장 검출율을 비교, 확인하였다. 그리고 새로운 알고리즘이 적용된 부분 확장 주사 방법에서 높은 고장 검출율을 확인함으로써 효율성을 입증하였다.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.44-52
• /
• 2002

반도체 기술의 발달로 인하여 메모리가 고집적화 됨에 따라 테스트의 복잡도와 시간도 같이 늘어나게 되었다. 실제로 널리 쓰이는 메모리 테스트 방법인 March 알고리듬은 DRAM에서 발생되는 고장을 검출하기 위해 고안된 것이다. 그러나 DRAM의 집적도가 증가함으로 반드시 고려해야 하는 이웃 패턴 감응 고장을 기존의 March 알고리듬으로는 테스트할 수 없고 DRAM의 이웃 패턴 감응 고장을 테스트하기 위한 기존 알고리듬들은 메모리 셀의 개수를 n이라고 할 때 $O(N^2)$의 복잡도를 갖기 때문에 테스트 시간을 많이 소요하게 된다. 본 논문에서는 메모리 테스트에 많이 쓰이는 March 알고리듬을 확장하여 메모리의 이웃 패턴 감응 고장 검출율을 효과적으로 높일 수 있는 알고리듬을 제안하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2020년도 춘계학술발표대회
• /
• pp.582-584
• /
• 2020

기호 실행 (symbolic execution)은 프로그램을 특정 상태로 구동하는 입력 값을 찾는 코드 분석기법이다. 이를 사용하면 자동화 소프트웨어 테스트 기법인 퍼징 (fuzzing)을 훨씬 효율적으로 사용하여 더 많은 보안 취약점을 찾을 수 있지만, 기호 실행의 한계점으로 인하여 쉽게 적용할 수 없었다. 이를 해결하기 위해 인공 지능을 활용한 방법을 소개하겠다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권3호
• /
• pp.356-365
• /
• 2002

테스트 시스템은 다양한 종류의 반도체 제품을 검사하고 분류한다. 따라서 테스트 시스템은 여러 가지 특수기능의 하드웨어 모듈과 각 제품을 테스트할 수 있는 프로그램이 필요하다. 프로그램은 엔지니어에 의해 수정되고 컴파일되어 실행될 수 있어야 한다. 따라서 테스트 시스템은 쉽고 편리하게 프로그래밍할 수 있는 프로그래밍 언어와 테스트 프로그램을 컴파일하고 실행할 수 있는 컴파일러가 필요하다. 본 논문에서는 기존의 국내 테스트 시스템에서 사용하고 있는 테스트 프로그래밍 언어와 컴파일러의 환경을 서술한다. 그리고 산업현장에서 엔지니어가 좀 더 쉽고 편리하게 사용할 수 있고 향상된 성능을 가지는 프로그래밍 언어와 컴파일러를 설계 구현하였다. 본 논문에서 설계한 프로그래밍 언어와 컴파일러를 사용하여 테스트 시스템에 적용해 본 결과 기존 시스템보다 제품을 검사하는 실행 속도 면에서 성능이 향상되었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권3_4호
• /
• pp.186-193
• /
• 2003

최근 몇 년 동안 디지털 시스템이 복잡성은 아주 빠르게 증가하고 있다. 비록 반도체 제조업자들이 제품에 대한 신뢰성을 높이려고 노력하고 있지만 어느 때에 시스템이 어딘가에서 결함이 발생할 것이라는 것을 알기는 불가능하다. 이렇듯이 회로가 복잡화함에 따라 테스트 생성(test generation)에 대한 잘 정리되어 있고 자동화된 방법이 필요하게 되었다. 하지만 현재 광범위하게 사용하고 있는 방법중 대부분은 한번에 하나씩의 패턴만을 넣어서 처리하는 방식이다. 이는 각각의 결함에 대해서 탐색하는데 많은 시간을 낭비하게 된다. 본 논문에서는 Exhaustive 방법을 사용하는 테스트 패턴 생성 방법 중에서 분할 기법을 적용하여 테스트 패턴을 생성한다. 또한 이 패턴을 이용하여 병렬로 패턴을 삽입함으로써 더욱 빠르게 결함을 발견할 수 있는 방법을 설계 및 구현한다.

• 한국통신학회논문지
• /
• 제26권3B호
• /
• pp.362-368
• /
• 2001

본 논문에서는 두 개의 17비트 오퍼랜드를 radix-4 Booths 알고리즘을 이용하여 곱셈 연산을 수행하는 곱셈기를 설계하고 효율적인 풀커스팀 디자인에 대한 테스트 방법을 제안하였다. 클럭 속도를 빠르게 하기 위하여 2단파이프라인 구조로 설계하고 규칙적인 레이아웃을 위해 4:2 CSA(Carry Save Adder)를 사용하였다. 회로는 LG 반도체의 0.6-um 3-Metal N-well CMOS 공정을 사용하여 칩으로 제작되었다. 새로운 개념의 모듈레벨 고착 고장 모델을 제안하였고 제안한 테스트 방법을 사용하여 관찰해야 하는 노드의 수를 약 88% 줄여 효율적인 고장 시뮬레이션을 수행하였다. 설계된 곱셈기는 9115개의 트랜지스터로 구성되며 코어 부분의 레이아웃 면적은 약 1135*1545 um2 이다. 제작된 칩은 전원접압 5V에서 약 24MHz의 클럭 주파수로 동작한다.

• 과학과기술
• /
• 제30권1호통권332호
• /
• pp.88-89
• /
• 1997

반도체 검사장비를 제조하는 전문 벤처기업 (주)미래산업은 창업 15년만에 '테스트 핸들러'라는 장비를 개발, 돈방석에 앉았다. 공직생활 18년을 끝내고 중소기업현장에 뛰어들었다가 퇴직금 사기당하고, 18억원 들인 '완전자동웨이퍼 검사기' 개발마저 실패하는 등의 역경을 딛고 새로운 기술개발로 벤처기업의 신화를 창조했다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2009년도 추계학술대회 논문집
• /
• pp.67-68
• /
• 2009

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2015년도 춘계 종합학술대회 논문집
• /
• pp.59-60
• /
• 2015

반도체 공정에서는 소자 내부의 물리량 계산을 통해 결점를 검출하는 시뮬레이션을 수행하게 된다. 이를 위해 3차원적 형상을 표현하여 물리적 미분 방정식을 계산하는 유한 차분 시간 영역 알고리즘(Finite-Difference Time-Domain, 이하 FDTD)과 같은 수치해석 기법이 사용된다. 반도체 테스트 범위의 확장으로 인해 시뮬레이션 사이즈 또한 커지고 있는 추세이다. 이에 따라 하나의 프로세서에서 수행할 수 없는 문제가 발생하기도 한다. 이를 해결하기 위해 본 논문에서는 openMP와 MPI를 이용한 하이브리드 컴퓨팅 기법을 바탕으로 다중 GPU 제어를 통해 시뮬레이션 환경을 구축하였으며 정상 동작함을 확인하였다.

• 전자통신동향분석
• /
• 제16권2호통권68호
• /
• pp.40-52
• /
• 2001

본 논문은 반도체 공정이나 설계환경에 무관하게 재사용이 가능하면서 라이센스에 의해 보호되는 전자회로 설계 모듈 IP에 관한 세계적인 표준안들에 대하여 살펴본다. 현재 선진 외국의 반도체, 통신 관련 기업들은 자신들의 기능 모듈을 IP화 하는 데 있어서 1996년에 설립된 IP의 국제 표준화 단체인 VSIA의 표준안에 부합하도록 노력하고 있다. 현재까지 VSIA는 약 1,000페이지에 달하는 13종의 사양서와 표준안 및 기술문서를 개발하였으며, 전세계 200여 개의 회원기관에 공개하고 있다. 이와 같은 표준안들은 모든 회원사들이 제안하는 시스템 통합, 테스트, 혼성신호, 온칩버스, 검증, 보안 등의 표준관련 제안들을 8개의 VSIA DWG에서 심의하여 확정하며 계속적인 보완과 수정 및 추가가 진행되고 있다. 본 고는 가장 최신 버전들을 중심으로 IP의 표준화 동향을 파악 분석하고, 표준안들의 본질을 정의하였으며, VSIA 표준안에 부합 시킬 수 있는 절차를 체계화 함으로 국내의 IP 개발에 일조를 하고자 하였다.