• 대한전자공학회논문지SD
• /
• 제38권4호
• /
• pp.24-24
• /
• 2001

빠른 반도체 기술의 발전으로 인하여 VLSI 회로의 복잡도는 크게 증가하고 있다. 그래서 복잡한 회로를 테스팅하는 것은 아주 어려운 문제로 대두되고 있다. 또한 집적회로의 증가된 집적도로 인하여 여러 가지 형태의 고장이 발생하게 됨으로써 테스팅은 더욱 중요한 문제로 대두되고 있다. 이제까지 일반적으로 지연 고장 테스팅에 대한 신뢰도는 가정된 고장의 개수에 대한 검출된 고장의 개수로 표현되는 전통적인 고장 검출율로서 평가되었다. 그러나 기존의 교장 검출율은 고장 존재의 유무만을 고려한 것으로써 실제의 지연 고장 테스팅에 대한 신뢰도와는 거리가 있다. 지연 고장 테스팅은 고착 고장과는 달리 경로의 진행 지연과 지연 결함 크기 그리고 시스템 동작 클럭 주기에 의존하기 때문이다. 본 논문은 테스트 중인 경로의 진행 지연과 지연 결함 크기를 고려한 새로운 고장 검출율 메트릭으로서지연 결함 고장 검출율(delay defect fault coverage)을 제안하였으며, 지연 결함 고장 검출율과 결함 수준(defect level)과의 관계를 분석하였다

• 한국항공우주학회지
• /
• 제42권11호
• /
• pp.981-987
• /
• 2014

DC/DC 컨버터는 임의의 직류전원을 부하가 요구하는 형태의 직류전원으로 변환시키는 효율이 높은 전력변환기이다. DC/DC 컨버터는 MOSFET(산화물-반도체 전계 효과 트랜지스터), PWM-IC(펄스폭 변조 집적회로) 제어기, 인덕터, 콘덴서 등으로 구성되어있다. MOSFET는 스위치 기능을 수행하는데 코발트 60 ($^{60}Co$) 저준위 감마발생기를 이용한 TID 실험에서 방사선의 영향으로 문턱전압과 항복전압의 변화와 SEGR 실험에 적용된 5종류의 중이온 입자는 MOSFET의 게이트(gate)에 영향을 주어 게이트가 파괴된다. MOSFET의 TID 실험은 40 Krad 까지 수행하였으며, SEGR 실험은 제어보드를 구현한 후 LET(MeV/mg/$cm^2$)별 cross section($cm^2$)을 연구하는데 있다.

• Korean Chemical Engineering Research
• /
• 제47권1호
• /
• pp.1-10
• /
• 2009

작은 크기의 고기능성 휴대용 전자기기 수요의 급증에 따라 기존에 사용되던 수평구조의 2차원 칩의 크기를 줄이는 것은, 전기 배선의 신호지연 증가로 한계에 도달했다. 이러한 문제를 해결하기 위해 칩들을 수직으로 적층한 뒤, 수평 구조의 긴 신호배선을 짧은 수직 배선으로 만들어 신호지연을 최소화하는 3차원 칩 적층기술이 새롭게 제안되었다. 3차원 칩의 개발을 위해서는 기존에 사용되던 반도체 공정들뿐 아니라 실리콘 관통 전극 기술, 웨이퍼 박화 기술, 웨이퍼 정렬 및 본딩 기술 등의 새로운 공정들이 개발되어야 하며 위 기술들의 표준 공정을 개발하기 위한 노력이 현재 활발히 진행되고 있다. 현재까지 4~8개의 단일칩을 수직으로 적층한 DRAM/NAND 칩, 및 메모리 칩과 CPU 칩을 한꺼번에 적층한 구조의 성공적인 개발 결과가 보고되었다. 본 총설에서는 이러한 3차원 칩 적층의 기본 원리와 구조, 적층에 필요한 중요 기술들에 대한 소개, 개발 현황 및 앞으로 나아갈 방향에 대해 논의하고자 한다.

• 전기전자학회논문지
• /
• 제12권1호
• /
• pp.1-7
• /
• 2008

최근 급진적으로 반도체 기술이 발전함에 따라 집적회로(VLSI)의 집적도가 향상되고 있으며, 이동통신 및 멀티미디어의 발달로 많은 양의 데이터를 고속으로 처리하기 위한 대규모 프로세서들이 개발되고 있다. 전가산기는 디지털 프로세서와 마이크로프로세서에 있어 매우 중요한 요소이다. 따라서 전가산기 설계 시 전력소비와 스피드의 개선은 중요한 요소이다. 본 논문에서는 일반적인 Ratioed 로직과 패스 트랜지스터 로직을 이용하여 새로운 구조의 전가산기를 제안하였다. 제안된 전가산기는 일반적인 CMOS, TGA, 14T에 비해 좋은 성능을 나타내었다. 제안된 회로는 지연시간의 경우 기존회로의 평균값에 비해 13%우수하였고 PDP(Power Delay Product)비율은 약 9% 정도 우수한 특성을 보이고 있다. 실측 회로의 크기 평가를 위해 0.18um CMOS공정으로 레이아웃을 하고 HSPICE를 이용하여 시뮬레이션 하였다.

• 한국기술혁신학회:학술대회논문집
• /
• 한국기술혁신학회 1998년도 춘계정기학술대회
• /
• pp.18-18
• /
• 1998

본 연구는 미 특허청(USPTO) 자료를 이용하여 기술활동이 가장 활발한 OECD국가를 중심으로 세부기술 부문별 기술활동의 유형을 분석하고자 하는 데에 목적을 두고 있다. 특히 OECD 국가들이 정보통신(IT) 기술에 있어 특정 기술분야로의 수렴화 경향을 보이는가 혹은 다양한 기술적인 분화현상을 보이는 가를 분석하는 것이 본 연구의 주요 관심사이다. 기존 연구들이 정보통신기술을 협의로 정의, 분석의 대상으로 삼아 왔으나, 본 고에서는 정보통신 분야를 보다 확대된 개념으로서 정의하고, 미국 특허청 자료(1985-1996)를 이용하여 정보통신 분야의 기술개발 활동의 특화현상을 분석하였다. 연구결과로서 정보통신(IT) 기술 분야에서는 기술적 수렴현상이 점차적으로 나타나고 있음을 확인할 수 있었다. 국가별 결과에 있어서는 서로 다른 유형이 관측되었는데 정보통신 산업에 있어서 유럽의 주요 국가들은 특허통계량이 감소하는 추세를 나타냈으며 기술추격(catch-up) 과정은 나타나지 않았음을 보여 주었다. 이와 반대로, 일본은 유럽의 주요 국가에 비하여 매우 특징적인 기술개발 유형을 나타내었다. 예를 들어, RTA지수는 일본이 정보처리기술, 컴퓨터시스템 및 단말기술, 집적회로 분야에 특화되어 있음을 나타냈다. 또한 캐나다와 한국도 특징적인 기술개발 경향을 나타내었는 바, 캐나다는 방송시스템 및 전송기술에서 기술적 강점을 지닌 것으로 분석되었으며 한국의 기술추격 분야는 방송시스템, 정보처리 및 반도체기술 분야인 것으로 나타났다.

• 한국산학기술학회논문지
• /
• 제6권1호
• /
• pp.54-57
• /
• 2005

반도체 소자 면적의 축소에 따라 중성자의 소프트 에러율은 집적회로 설계시 큰 문제점으로 대두되고 있다. 고전류 중성자 빔에 의한 가속 실험에서, 래치-업 현상은 소프트 에러 발생율의 정확한 예측을 방해하는 요소로 작용하고 있다. 본 연구는 SRAM 소자의 SER 가속 실험시 발생하는 래치-업에 대한 효과를 분석하였다. 2차원 소자 시뮬레이터를 이용한 시뮬레이션 환경하에서의 결과 깊은 p-well 구조의 기판이 이중 또는 삼중 well 구조에 비하여 양호한 래치-업 방지 효과를 나타내었다. 또한 접지에 대한 $V_{DD}$ 전력선까지의 거리를 최소화하는 것이 효과적인 설계 기법으로 평가되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 춘계종합학술대회
• /
• pp.363-366
• /
• 2005

마이크로 흐름센서는 종래의 반도체 집적회로 공정기술을 이용하여 소형으로 제작이 가능하며, 빠른 응답특성으로 다양한 응용이 기대되고 있다. 본 연구에서는 넓은 흐름의 세기 영역에서 정밀한 감도를 가지는 2차원 마이크로 흐름센서를 실리콘 기판위에 설계하였다. 흐름센서 중앙에 하나의 히터와 양측에 3쌍의 온도 감지막을 가진 새로운 구조를 제안하고, 제안된 구조의 성능평가를 위해 유한차분법을 이용하석 열운송방정식을 시간영역에서 해석하였다. 성능평가는 제안된 흐름센서 모델에 대하여 공기흐름의 세기 변화에 따른 온도분포를 계산함으로써 실제 흐름센서의 동작을 정량적으로 분석하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 C
• /
• pp.1898-1899
• /
• 2005

반도체 집적회로 공정에서 사용되는 폴리이미드 포토레지스트(P12723, Dupont)를 감습막으로 사용하는 마이크로 습도센서 소자를 제작하였다. 마이크로 습도센서는 실리콘 웨이퍼 기판 위에 $SiO_2$ 박막을 건식열산화 공정으로 제작하고, Al 박막을 포토리소그라피 공정으로 패터닝 한 IDT (Interdigital Transducer)를 전극 위에 폴리이미드 포토레지스트를 공정변수를 다양하게 조절하면서 감습막으로 제작하였다. 폴리이미드 감습막은 스핀코팅법으로 제작하였으며, 회전수를 조절하여 두께를 변화시켰다. 완성된 마이크로 습도센서 소자의 상대습도 변화$(10{\sim}90% RH)$에 따른 정전용량 값 변화를 항온항습조 내에서 다양한 온도에서 HP4192A Impedance Analyzer를 사용하여 조사함으로써, 폴리이미드 포토레지스트를 사용하는 마이크로 정전용량형 습도센서의 제작 가능성을 검토하였다. 폴리이미드 정전용량형 마이크로 습도센서는 다양한 인가 전원 주파수에서 기준 센서로 사용된 상용 Vaisala Hygrometer와 유사한 감습특성 및 응답특성을 보였다.

• 한국전자통신학회논문지
• /
• 제14권4호
• /
• pp.645-650
• /
• 2019

본 논문에서는 기존의 l=1 궤도 각운동량 모드에 대해서만 연구가 이루어지던 광 도파로 구조를 개선하여 반도체 박막 공정으로 제작이 가능하고, l=1 및 l=2 궤도 각운동량 모드를 전송할 수 있는 광 집적회로용 실리콘 광 도파로를 유한차분법을 통하여 설계하였다. 설계된 광 도파로는 여러 층의 실리콘과 실리콘 산화막으로 이루어져 있으며, 두 고유 모드의 합성을 통하여 궤도 각운동량을 가지는 모드를 구현한다. 제안된 광 도파로의 2차 궤도 각운동량 모드의 전기장 분포를 통한 궤도 각운동량 계산 결과, 궤도 각운동량 양자수가 1차 및 2차 각각 l= 0.9642, 1.8766으로 이론치에 매우 근접한 값을 보였다.

• 전자공학회논문지 IE
• /
• 제46권3호
• /
• pp.26-32
• /
• 2009

반도체 산업에서, 웨이퍼가 오염되는 불량률 원인의 70%는 웨이퍼 자체의 대전이다. 본 논문은 기존의 고전압을 이용한 코로나 방전식의 송풍형 정전기 제거장치를 개발하였다. 이 시스템은 방전 침 세정 기능을 자동으로 구현하여 균형하게 이온을 방출하도록 하였고, 이온 방출 상태를 감지하여 최적의 이온량을 조절하도록 하였으며, Zigbee 통신모듈을 이용하여 전 시스템을 모니터링하도록 하였다.