Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Fault coverge metric for delay fault testing

지연 고장 테스팅에 대한 고장 검출율 메트릭

  • Published : 2001.04.01

⟨ Previous Next ⟩

Abstract

빠른 반도체 기술의 발전으로 인하여 VLSI 회로의 복잡도는 크게 증가하고 있다. 그래서 복잡한 회로를 테스팅하는 것은 아주 어려운 문제로 대두되고 있다. 또한 집적회로의 증가된 집적도로 인하여 여러 가지 형태의 고장이 발생하게 됨으로써 테스팅은 더욱 중요한 문제로 대두되고 있다. 이제까지 일반적으로 지연 고장 테스팅에 대한 신뢰도는 가정된 고장의 개수에 대한 검출된 고장의 개수로 표현되는 전통적인 고장 검출율로서 평가되었다. 그러나 기존의 교장 검출율은 고장 존재의 유무만을 고려한 것으로써 실제의 지연 고장 테스팅에 대한 신뢰도와는 거리가 있다. 지연 고장 테스팅은 고착 고장과는 달리 경로의 진행 지연과 지연 결함 크기 그리고 시스템 동작 클럭 주기에 의존하기 때문이다. 본 논문은 테스트 중인 경로의 진행 지연과 지연 결함 크기를 고려한 새로운 고장 검출율 메트릭으로서지연 결함 고장 검출율(delay defect fault coverage)을 제안하였으며, 지연 결함 고장 검출율과 결함 수준(defect level)과의 관계를 분석하였다

Keywords

References

  1. Proc.of International Test Conference Delay Test Generation Algebra and Algorithms V.Iyengar;B.Rosen;I.Spillinger
  2. Proc. of International Test Conference Gate Delay Fault Test Generation for Non-Scan Circuits Van,Brakel,G.(et al.)
  3. IEEE Trans. on CAD Delay-Fault Test Generation and Synthesis for Testability under a Standard Design Methodology K.T.Cheng;S.Devadas;K.Keutzer
  4. IEEE Design and Test Transition Fault Simulation J.Waicukauski;E.Lindbloom;B.Rosen;V.lyengar
  5. Proc. ICCAD An Automatic Test Pattern Generation for the Detection of Path Delay Fault S.Reddy;C.Lin;Patil
  6. Proc. of International Test Conference Model for Delay Faults Based upon Path Smith,G.L.
  7. Proc. of International Test Conference Statistical AC Test Coverage D.M.Wu;C.E.Radke;J.P.Roth
  8. Proc. of International Test Conference Efficient Test Coverage Determination for Delay Faults J.L.Cater;V.S.Iyengar;B.K.Rosen
  9. Proc. of International Test Conference Accurate Path Delay Fault Coverage is Feasible S.Tragoudas
  10. IEEE Trans, on Computer v.C-32 no.12 Defect Level as a Function of Fault Coverage T.W.Williams;N.C.Brown
  11. Proc. of European Test Conference(ETC) Defect Level as a Function of Fault Coverage and Yield F.Coris;S.Martino;T.W.Williams
  12. IEEE Design & Test of Computer A Statistical Model for Delay-Fault Testing Eun Sei Park;M.R.Mercer;T.W.Williams
  13. Proc. 20th Design Automation Conference Statistical Techniques of Testing Verification James,H.Shelly;David,R.Trayon
  14. Computer and Electrical Eng v.23 no.5 A Statical Methodology for Modeling and Analysis of Path Delay Faults in VLSI Circuits Mustapha Hamad;Sami Al-Arian;David Landis
  15. Proc. 22nd Design Automation conference Analysis of Timing Failure Due to Random AC Defects in VLSI Circuits Nandakumar,N.Tendolkar
  16. Proc.of International Test Conference Computation of Delay Defect and Delay Fault Probabilities Using a Statistical Timing Simulator Jacques Benkoski;Andrzej,J.Strojwas
  17. Random Processes for Electrical Engineering(Second Edition) Alberto Leon-Garcia