• Journal of the Korean Society of Surveying, Geodesy, Photogrammetry and Cartography
• /
• v.20 no.2
• /
• pp.111-118
• /
• 2002

These days, surveying instruments are developing rapidly and the precision is improving continuously. The building of three dimensional terrains of high precision are possible and the calculation of the areas or the volumes have high precision due to the development of the technique of the spatial information system using computer. But actually, in construction site they calculate two-dimensional area using the traditional method, plate table surveying, planimeter, and then get three-dimensional area through multiplying two-dimensional area by the slope correction factor. In this study, we show the defect and inefficiency of the calculation of area by the traditional methods and survey the area with Electric Distance Measurement and GPS instrument. With this data, we made the three dimensional terrain model and calculated two-dimensional area, three-dimensional area. After that, we compared areas that calculated by algorithm of triangulated irregular network and analysis of grid method with standard area that calculated by the traditional method. Finally, this paper suggested more effective and precious method in calculating three-dimensional area.

• Journal of the Korea Society of Computer and Information
• /
• v.17 no.8
• /
• pp.1-10
• /
• 2012

This paper proposes design space exploration methodology of many-core processors including multimedia specific instructions to support high-performance and low power ultrasound imaging for portable devices. To explore the impact of multimedia instructions, we compare programs using multimedia instructions and baseline programs with a same many-core processor in terms of execution time, energy efficiency, and area efficiency. Experimental results using a $256{\times}256$ ultrasound image indicate that programs using multimedia instructions achieve 3.16 times of execution time, 8.13 times of energy efficiency, and 3.16 times of area efficiency over the baseline programs, respectively. Likewise, programs using multimedia instructions outperform the baseline programs using a $240{\times}320$ image (2.16 times of execution time, 4.04 times of energy efficiency, 2.16 times of area efficiency) as well as using a $240{\times}400$ image (2.25 times of execution time, 4.34 times of energy efficiency, 2.25 times of area efficiency). In addition, we explore optimal PE architecture of many-core processors including multimedia instructions by varying the number of PEs and memory size.

• Journal of Animal Environmental Science
• /
• v.18 no.3
• /
• pp.165-172
• /
• 2012

This study was designed to determine the effect of different floor space and type of finishing building on performance, behaviour and carcass quality of finishing pig. Three hundred and thirty six finishing pigs were alloted into two space allowance ($1.0m^2$and $2.5m^2$/pig) and two floor type (concrete slat and bedded with sawdust) of finishing building. There was no significant difference between the different space allowance in the body gain, feed intake and feed per gain. And also floor type of finishing building was not affected by the performance of finishing pig. Space allowance per pig affected the maintenance behaviour, but there was no significant difference between the floor type of finishing building in the spent time on lying, sitting and standing. Floor type was affected by the occurrence of standing behaviour, the finishing pigs in the bedded with sawdust showed less occurrence of standing. Carcass traits did not show any significant difference due to the difference of space allowance and floor type of finishing building. There was no significant difference in the chemical compositions of pork loin between the space allowance and floor type of finishing building.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2013.07a
• /
• pp.261-263
• /
• 2013

본 논문에서는 회로 구현 디바이스에 따른 저전력 알고리즘을 제안한다. 제안한 알고리즘은 회로를 구현할 디바이스의 면적과 동작 주파수를 고려하여 저전력의 회로를 구현할 수 있는 방법이다. 저전력의 회로를 구현하기 위해 우선 구현하고자 하는 회로를 구성하고 있는 라이브러리들 중에서 최소의 면적을 가지고 있는 라이브러리들을 선택한다. 선택된 라이브러리들의 면적과 지연시간을 이용하여 회로 구현 대상 소자의 면적에 따라 필수 라이브러리들의 면적을 제외한 나머지 면적에 대해 복제가 가능한 라이브러리들의 수를 구한다. 최대의 지연시간을 가지고 있는 라이브러리부터 면적에 따라 차례로 복제를 수행하여 회로 전체의 수행시간을 감소시킨다. 회로 구현의 라이브러리들과 수가 결정되면 회로 동작이 허용하는 범위내에서 주파수를 조절하여 최소의 소모 전력을 갖는 회로를 구현한다. 본 논문에서는 제안한 알고리즘의 효율성을 입증하기 위해 RT 라이브러리를 이용하여 회로를 구현하여 비교 실험을 수행하였다. 실험결과 8.3%의 소모 전력이 감소된 결과를 나타내어 제안한 알고리즘의 우수성이 입증되었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.10
• /
• pp.73-81
• /
• 2000

This paper presents the design and simulation of a power and area efficient interpolation FIR filter with partitioned look up table (LUT) structure. Using the symmetry of the filters coefficients and the contents of the LUT, the area of the proposed filter is minimized. The two filters share the partitioned LUT and activate the LUT selectively to realize the low power operation. The proposed filter has been designed in a 5.0 Volts 0.6${\mu}m$ CMOS technology. Power consumption results have been obtained from Powermill simulations. Experimental results suggest that the proposed filter reduces both the power consumption by 28% and simultaneously the gate area by 5% simultaneously compared to the previously proposed filters.

• Proceedings of the Korean Society of Disaster Information Conference
• /
• 2017.11a
• /
• pp.63-64
• /
• 2017

광학 위성영상의 경우 기상조건의 영향을 많이 받기 때문에 연속적인 데이터 취득과 분석이 어렵다. 본 연구에서는 영상 획득률이 상대적으로 낮은 광학 위성영상의 단점을 보완하기 위해 SAR 위성영상과 광학 위성영상을 활용하여 다양한 자연재난에 대해 효율적인 재난관리의 가능성을 북한 황강댐 수표면적 분석사례를 통해 제시하였다. 위성영상 수집기간은 2016년 1월부터 2017년 7월까지 획득된 자료로 SAR 위성영상은 Sentinel-1을, 광학 위성영상은 Landsat-8을 획득하여 분석하였다. 이때 수증기, 구름 등 기상조건에 의해 Landsat-8을 획득하지 못한 부분은 Sentinel-1으로 대체하여 분석하였다. 그 결과, 2016년 5월 19일자 관측된 황강댐의 만수위 당시 수표면적과 2017년 7월 18일에 관측된 황강댐의 수표면적이 유사하여 방류위험성이 있어 상시 모니터링이 필요하다고 판단된다. 본 연구에서는 Sentinel-1와 Landsat-8을 활용하여 효율적인 재난관리를 보여주는 사례를 통하여 선제적인 재난관리에 활용성을 보여준다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.325-325
• /
• 2010

최근 결정질 실리콘 태양전지 분야에서는 태양전지의 Voc와 Isc의 증가를 통한 효율 향상을 목적으로 후면 passivation에 대한 연구가 활발하게 진행되고 있다. Local-Back Contact은 최적화된 후면 passivation 박막을 이용한 태양전지 제조방법이다. 고효율 태양전지 개발을 위해 최적의 laser 가공 조건이 확립되어야 한다. 본 연구에서는 고효율의 LBC 태양전지 개발을 위해 ONO 구조의 후면 passivation 박막에 laser ablation 조건을 가변하여 LBC 태양전지를 제작하고 그 특성을 분석하였다. 본 연구에 사용된 laser는 355nm 파장을 갖는 UV laser를 사용하였다. laser 파워는 5W, 주파수는 30kHz로 하였을 때 폭 20um, 깊이 5um의 홀을 형성시킬 수 있었다. 후면 접촉 면적의 영향을 확인하기 위하여 laser ablation 간격을 300um, 500um, 700um으로 가변하여 공정을 진행하였다. 태양전지 제조 결과 spacing 300um일 경우 효율이 높게 측정되었으며, laser ablation의 데미지를 줄이기 위한 FGA 처리시 웨이퍼 표면의 데미지를 줄여 carrier lifetime 향상에 기여하는 것을 확인할 수 있었다. 본 연구의 결과를 이용하여 향후 후면 passivation 극대화 및 접촉면적 가변을 통한 고효율 LBC 태양전지 개발이 가능할 것으로 판단된다.

• Proceedings of the Korean Association of Geographic Inforamtion Studies Conference
• /
• 2010.09a
• /
• pp.335-339
• /
• 2010

본 연구는 현재 "디지털지적시범사업" 지구의 면적증감필지의 청산방법에 있어서 현재 17개 시범지구의 통일성이 없어 사업수행에 큰 차질을 빚고 있는 문제점의 개선을 위해 실효성 있는 지적재조사를 위한 방안으로 시범지구의 청산방법실태를 분석을 통해 전국적으로 제일 많이 존재하는 불부합 유형인 편위형과 불규칙형을 중심으로 1/600, 1/1200의 축척별 면적증감량에 따른 청산금을 비교 평가하였다. 또한 저비용 고효율의 새로운 면적청산모형을 제시하여 향후 지적재조사 추진과정의 가장 핵심사항으로 제기될 증감면적의 비용조정에 따른 모형을 제시하였다. 따라서 본 연구는 연구지역 전체의 면적증감량을 분석하고 그에 따른 개별공시지가, 감정평가액, 유사평가액, 혼합평가액의 모형에 따른 모형별 청산금의 납부 정수비용을 평가하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2015.10a
• /
• pp.866-869
• /
• 2015

With the advance in semiconductor technology, the number of elements that can be integrated in system-on-chip(SoC) increases exponentially, and thus voltage scaling is indispensable to enhance energy efficiency. Near-threshold voltage computing(NTC) improves the energy efficiency by an order of degree, hence it is able to overcome the limitation of conventional super-threshold voltage computing(STC). Although NTC-based low performance manycore system can be used to maximize energy efficiency, it demands more number of cores to sustain the performance, which results in considerable increase of area. In this paper, we analyze NTC manycore architecture considering the trade-offs between performance, power, and area. Therefore, we propose an algorithmic methodology that can optimize power consumption and area while satisfying the required performance by determining the constrained number of cores and size of caches and clusters in NTC environment. Experimental results show that proposed NTC architecture can reduce power consumption by approximately 16.5 % while maintaining the performance of STC core under area constraint.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.49 no.9
• /
• pp.237-243
• /
• 2012

In recent system-on-chip (SoC) designs, several hundred embedded memory cores have occupied the largest portion of the chip area. Therefore, the yield of SoCs is strongly dependent on the yield of the embedded memory cores. If all memories had built-in self repair (BISR) with optimal repair rates, the area overhead would be very large. A bit-map sharing method using a memory grouping is proposed to reduce the area overhead. Since the bit-map memory occupies the largest portion of the area of the built-in redundancy analysis (BIRA), the proposed bit-map sharing method can greatly reduce the area overhead of the BIRA. Based on the experimental results, the proposed method can reduce the area overhead by about 80%.