DOI QR코드

DOI QR Code

An Efficient Repair Method to Reduce Area Overhead by Sharing Bitmap Memory

비트맵 메모리 공유를 통해 면적을 크게 줄인 효율적인 수리 방법

  • Cho, Hyungjun (Department of Electrical Electronic Engineering, Yonsei University) ;
  • Kang, Sungho (Department of Electrical Electronic Engineering, Yonsei University)
  • 조형준 (연세대학교 전기전자공학과) ;
  • 강성호 (연세대학교 전기전자공학과)
  • Received : 2012.06.12
  • Published : 2012.09.25

Abstract

In recent system-on-chip (SoC) designs, several hundred embedded memory cores have occupied the largest portion of the chip area. Therefore, the yield of SoCs is strongly dependent on the yield of the embedded memory cores. If all memories had built-in self repair (BISR) with optimal repair rates, the area overhead would be very large. A bit-map sharing method using a memory grouping is proposed to reduce the area overhead. Since the bit-map memory occupies the largest portion of the area of the built-in redundancy analysis (BIRA), the proposed bit-map sharing method can greatly reduce the area overhead of the BIRA. Based on the experimental results, the proposed method can reduce the area overhead by about 80%.

최근의 시스템 온 칩 (SoC) 설계 기술의 발전에 따라, 수백개의 임베디드 메모리 코어들이 칩의 대부분의 면적을 차지하고 있다. 그러므로 시스템 온 칩의 수율은 임베디드 메모리 코어들의 수율에 따라 결정된다고 볼 수 있다. 최적의 수리 효율을 가지는 built-in self repair (BISR)을 모든 메모리들이 가지고 있게 된다면 면적의 부담이 너무 크다. 본 논문에서는 이와 같은 면적의 부담을 줄이기 위하여 메모리들을 그룹화 한 후에 비트맵 메모리를 공유하여 면적 부담을 크게 줄이는 방법을 제안한다. 제안하는 비트맵 메모리 공유방법은 built-in redundancy analysis (BIRA)의 면적을 크게 줄일 수 있다. 실험결과를 통해서 보면 제안하는 방법이 면적 부담을 대략 80%정도 줄이는 것을 확인 할 수 있다.

Keywords

References

  1. M. Miyazaki, T. Yoneda, H. Fujiwara, "A memory grouping method for sharing memory BIST logic", in Proc. of Asia and South Pacific Conf. 2006.
  2. P. Bernardi, L. Ciganda, "An Adaptive Low-Cost Tester Architecture Supporting Embedded Memory Volume Diagnosis", IEEE Trans. on Instrumentation and Measurement, vol. 61, Issue 4, pp. 1002-1018, April, 2012. https://doi.org/10.1109/TIM.2011.2179822
  3. 김기철, 강성호, "내장된 자체 테스트를 위한 저전력 테스트 패턴 생성기 구조", 전자공학회 논문지, 제47권 SD편, 제8호, 29-35쪽, 2010년 8월.
  4. H. Cho, W. Kang, and S. Kang, "A Built-in Redundancy Analysis with a Minimized Binary Search Tree", ETRI Journal, vol. 32, no. 4, pp. 638-641, Aug, 2010. https://doi.org/10.4218/etrij.10.0210.0032
  5. 정우식, 강우헌, 강성호, "불량 예비셀을 고려한 자체 내장 수리연산을 위한 분석 영역 가상화 방법", 전자공학회 논문지, 제47권 SD편, 제11호 24-30쪽, 2010년 12월.
  6. W. Jeong, J. Lee, T. Han, K. Lee, S. Kang, "An Advanced BIRA for Memories With an Optimal Repair Rate and Fast Analysis Speed by Using a Branch Analyzer", IEEE Trans. on Computer-Aided Design, Vol. 29, Issue 12, pp. 2014-2026, Dec., 2010. https://doi.org/10.1109/TCAD.2010.2062830
  7. T.-W. Tseng, J.-F. Li, and C.-S. Hou, "A Built-in Method to Repair SoC RAMs in Parallel", IEEE Trans. on Design & Test of Computers, vol. 27, issue 6, pp.46-57, Dec., 2010. https://doi.org/10.1109/MDT.2010.121