• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 가을 학술발표논문집 Vol.27 No.2 (3)
• /
• pp.662-664
• /
• 2000

병렬 컴퓨팅에서 중요 문제의 하나는 다중 태스크를 다중 프로세서 병렬 시스템의 여러 노드에 대한 최적의 매핑을 찾는 것이다. 이러한 매핑의 목적은 솔루션 품질에 손상 없이 총 실행시간을 최소화시키는 것이다. 이 분야에서는 많은 휴리스틱 방법들을 사용하여 나름대로 매핑 문제를 해결해 왔다. 본 논문에서는 효율적인 클러스터 데이터 매핑을 위한 혼합형 휴리스틱 기법에 대하여 기술한다. 제시하는 휴리스틱 기법은 유전알고리즘과 평균장어닐링 알고리즘을 혼합시킨 것으로 두 가지 방법의 장점들을 합하여 성능을 향상시킬 수 있음을 보여준다. 혼합형 휴리스틱 알고리즘의 솔루션과 실행시간을 기존 매핑 알고리즘들과 비교한 시뮬레이션 결과를 보고한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 춘계학술발표논문집 (상)
• /
• pp.683-686
• /
• 2002

본 논문은 시간 제약 조건하에서 수행 시간을 개선한 CPLD 기술 매핑 알고리즘을 제안하였다. 제안된 기술 매핑 알고리즘은 주어진 시간 제약 조건을 고려하여 가장 빠른 시간에 기술 매핑을 수행 할 수 있도록 속도의 개선에 중점을 두었다. 입력된 회로를 DAG로 표현한 후 입력부터 출력의 방향으로 노드들을 검색하여 매핑 가능 클러스터를 생성한다. 생성된 매핑 가능 클러스터들 중에서 시간 제약 조건에 적합한 매핑 가능 클러스터를 선택하여 기술 매핑을 수행함으로서 전체 수행 시간이 다른 알고리즘에 비해 빠르게 수행된는 결과를 나타내었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권5_6호
• /
• pp.213-222
• /
• 2003

일반적으로 하이퍼볼릭 공간상에서 대칭 패턴을 생성하는 알고리즘은 벡터표현 방식에 기반한 포워드 매핑 알고리즘을 사용한다. 기존의 알고리즘에서는 복사한 대칭 패턴을 표현하는 레이어의 증가에 따라 메모리의 사용이 기하급수적으로 증가한다 이러한 문제점으로 인해 전체 패턴의 정밀한 표현이 불가능하다. 또한 기본 패턴으로 비트맵 이미지를 사용하기 어렵고 벡터형태의 결과를 이미지로 변환하는 추가의 처리를 필요로 한다. 본 논문에서는 하이퍼볼릭 공간에서 대칭 패턴을 생성하는데 있어 정밀하고도 효율적인 계산 방법인 백워드 매핑 알고리즘을 제안한다.

• 디지털콘텐츠학회 논문지
• /
• 제13권1호
• /
• pp.37-41
• /
• 2012

본 논문에서는 소모 전력을 최소화하기 위한 FPGA 알고리즘을 제안하였다. 제안한 알고리즘은 FPGA를 구성하고 있는 CLB에 맞도록 회로 분할을 수행하여 매핑 가능 클러스터를 생성한다. 매핑 가능 클러스터는 글리치 제거 방법을 이용하여 소모전력을 감소시킨다. 글리치 제거는 매핑 가능 클러스터의 내부에 대해 신호의 흐름을 분석하여 글리치가 발생될 수 있는 경로에 지연 버퍼 삽입 방법을 이용하여 제거한다. 매핑 가능 클러스터에 대한 글리치를 제거한 후 전체 매핑 가능 클러스터들에 대한 신호 경로를 분석한다. 분석된 결과에 따라 매핑 가능 클러스터 사이의 글리치도 지연 버퍼 삽입 방법을 이용하여 제거한다. 실험은 [8]와 [9] 알고리즘을 대상으로 소모 전력을 비교하였다. 비교결과 [9]에 비해 전체 소모전력이 7.14% 감소되어 알고리즘의 효율성을 입증하였다.

• 한국컴퓨터정보학회논문지
• /
• 제10권2호
• /
• pp.49-57
• /
• 2005

본 논문은 상관관계(trade-off)에 의한 CLB구조의 CPLD 저전력 기술 매핑 알고리즘을 제안하였다. 제안한 저전력 기술 매핑 알고리즘은 주어진 불린 네트워크를 DAG로 구성하여 소모전력 계산을 위한 TD(Transition Density) 계산 단계와 매핑 가능 클러스터 생성, CLB 패킹의 단계로 구성하였다. TD 계산 단계는 DAG를 구성하고 있는 각 노드들에 대한 스위칭 동작을 계산하여 전체 소모 전력을 계산하는 단계이다. 매핑 가능 클러스터 생성 단계는 주어진 CPLD의 CLB에 대한 입출력의 수와 OR 텀수를 고려하여 매핑 가능 클러스터를 생성하는 단계이다. 매핑 가능 클러스터를 생성하기 위하여 공통 노드 클러스터 병합과 노드 분할, 노드 복제의 방법을 이용한다. 제안된 알고리즘을 SIS에서 제공되는 벤치마크에 적용하여 실험한 결과 OR 텀수를 5로 했을 경우 기존의 CPLD 기술 매핑 알고리즘인 TEMPLA에 비해 30.73$\%$의 소모전력이 감소되었으며, PLAmap에 비해 17.11$\%$감소되었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2003년도 추계학술발표논문집 (상)
• /
• pp.123-126
• /
• 2003

이질적인 계산자원들로 구성된 환경에서 독립적인 작업들을 스케줄링하기 위한 최적의 방법을 찾는 것은 NP-Complete 문제로 알려져 있다[3]. 현재까지 이 문제를 풀기 위한 다양한 휴리스틱 스케줄링 방법이 연구되어 왔다[l][4][5][6]. 본 논문에서는 그리드 컴퓨팅 환경을 위한 태스크 매핑 알고리즘을 제안한다. 제안한 알고리즘은 태스크의 완료시간을 계산시간과 통신시간으로 분리하여 노드의 성능과 네트워크의 상태를 감안하여 태스크를 할당하는 네트워크 적응적 매핑 알고리즘이다.

• 한국지능정보시스템학회:학술대회논문집
• /
• 한국지능정보시스템학회 2007년도 한국지능정보시스템학회
• /
• pp.269-276
• /
• 2007

온톨로지 매핑 기술은 시맨틱 웹을 비롯한 여러 분야에서 중요한 기술 중 하나이다. 온톨로지 매핑은 두 개의 온톨로지를 입력으로 받고, 이를 몇 개의 매개변수로 구성된 특정 알고리즘을 이용하여 두 온톨로지 간의 매칭 관계를 알아내고 이를 표현하는 절차를 말한다. 온톨로지 매핑을 이용하여 대용량 온톨로지의 통합이나, 지능화된 통합 검색을 구현할 수 있고, 여러 응용프로그램이 하나의 도메인을 공유하는 등 여러가지 방안으로 사용할 수 있다. 일반적으로 온톨로지 매핑의 성능을 판단하는데 있어서 매핑 결과를 측정하는 방법론의 측정 값을 주로 고려해왔다. 본 연구에서는 매핑을 수행할 때 두 개의 파라미터를 사용하였는데 하나는 알파이고 하나는 Threshold이다. 이것은 매핑의 정확성을 판단하는데 많은 영향을 미친다. 앞서 언급했듯이 매핑결과에 대한 측정값을 중요하게 여기기 때문에 많은 매핑관련 연구에서 알고리즘이 좋은 측정값을 도출할 수 있도록 파라미터를 조절하는 것에 초점을 맞춰왔다. 본 연구에서 측정방법에 따른 높은 측정결과를 지향하는 것이 아닌 온톨로지의 성격과 매핑결과의 사용처에 따라 파라미터를 적절히 변화시켜야 한다는 점에 주목하고, 주어진 환경과 매핑의 사용처에 알맞게 파라미터를 조정하는 방법론을 제안하고자 한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (2)
• /
• pp.54-56
• /
• 1998

본 논문에서는 병렬 정보검색 시스템에 있어 클러스터 문서할당을 위한 두 가지 휴리스틱 기법을 제시한다. 효율적 문서할당에 관한 매핑 문제를 정의하고 유전알고리즘과 모의냉각기법에 기반을 두는 휴리스틱 매핑 알고리즘을 기술한다. 알고리즘 성능실험과 관련하여 시뮬레이션을 통한 다른 할당 알고리즘과 비교평가한 결과 개선된 성능을 얻을 수 있었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 추계학술발표대회
• /
• pp.775-778
• /
• 2014

온톨로지(Ontology)는 시맨틱 웹 (Semantic Web) 구현 도구 중 하나로, 지식 개념을 의미적으로 연결하는 것에 쓰인다. 두 온톨로지 사이의 클래스 매핑은 온톨로지의 중요 연구 분야 중 하나이고, Unstructured, Semi-Strucutured Data가 증가함에 따라 스키마를 이용한 클래스 매핑은 한계를 갖게 되었다. 따라서 본 논문은 스키마를 이용하는 클래스 매핑이 아니라 온톨로지의 클래스에 존재하는 인스턴스의 정보를 활용하여 두 클래스간의 유사도를 측정하는 알고리즘을 제시한다. 이 알고리즘은 인스턴스 간에 측정한 유사도를 기반으로 서로 다른 두 온톨로지의 클래스 사이의 유사도를 측정하며, 전반적인 유사도는 높게 나오지 않았지만 모든 클래스 간의 매핑을 찾아내는 성능을 보였다.

• 디지털콘텐츠학회 논문지
• /
• 제14권1호
• /
• pp.1-5
• /
• 2013

본 논문은 효율적인 CPLD 저전력 알고리즘을 제안하였다. 제안한 알고리즘은 DAG를 이용한 그래프 분할 방식을 적용하였다. 주어진 회로를 DAG로 표현한 후 각각의 노드의 값을 설정하여 회로를 구현하고자 하는 CPLD의 구성 요소에 맞도록 매핑 가능 클러스터를 생성한다. 생성된 매핑 가능 클러스터의 OR 텀수와 입력 변수의, 출력 변수의 수를 고려하여 매핑 가능 클러스터의 소모 전력 값을 구한다. 생성된 매핑 가능 클러스터와 소모 전력 값을 고려하여 소모전력이 최소가 되는 매핑 가능 클러스터를 선정하여 회로를 구현한다. 실험은 [9]와 비교하였으며, 소모전력이 감소되어 알고리즘의 효율성이 입증되었다. 논문에서는 소모 전력을 위한 FPGA 알고리즘을 제안하였다.