• 제목/요약/키워드: 링발진기

검색결과 5건 처리시간 0.02초

CMOS 링발진기의 전원 잡음에 의한 위상잡음과 Jitter 연구 (A Study on Phase-Noise and Jitter due to the Power Supply Noise of the CMOS Ring Oscillator)

  • 박세훈
    • 한국정보통신학회논문지
    • /
    • 제10권2호
    • /
    • pp.298-302
    • /
    • 2006
  • 전원 잡음에 의한 링발진기의 위상잡음과 jitter의 모델을 제시하고 시뮬레이션을 수행하여 모델의 타당성을 확인하였다. 링발진기의 전원 잡음은 협대역 위상변조에 의해 중심 주파수 양측면에 잡음 주파수만큼 간격을 두고 출력 잡음 신호가 나타나는 위상잡음으로 나타났다. 또한 전원 잡음에 의한 jitter의 선형 모델을 제시하였고, 시뮬레이션에 의해 jitter가 잡음 진폭의 크기에 비례하여 발생하는 것을 확인하였다.

집적회로내의 발진기에서 발생하는 위상잡음에 대한 고찰 (A Study on the Phase-Noise Generated in Oscillators of Integrated Circuits)

  • 박세훈
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2005년도 추계종합학술대회
    • /
    • pp.903-905
    • /
    • 2005
  • 링발진기의 위상잡음을 줄이기 위한 이론적인 기초를 소개한다. 위상잡음과 링발진기의 설계 파라메타의 관계를 이해함으로써 위상잡음을 설계 단계에서 줄이는 효과를 볼 수 있다. 기존의 참고 문헌을 통해 얻어진 위상잡음과 설계 파라메타의 관계를 통해 위상잡음을 줄이는 방법을 제시한다.

  • PDF

MOSFET의 1/f noise에 의한 CMOS Ring Oscillator의 Jitter 분석 (Jitter Analysis of CMOS Ring Oscillator Due to 1/f Noise of MOSFET)

  • 박세훈
    • 한국정보통신학회논문지
    • /
    • 제8권8호
    • /
    • pp.1713-1718
    • /
    • 2004
  • MOSFET의 1/f 잡음은 개별 Random Telegraph Signal(RTS)의 중첩에 의해 생성되는 것으로 알려져 있다. 본 연구는 CMOS 링발진기 노드에 병렬로 RTS 전류원을 연결하여 1/f 잡음에 의한 Jitter를 분석하였다. RTS의 진폭 변화에 따른 Jitter 및 Jitter Ratio의 변화를 조사하여 RTS 진폭과 Jitter 및 Jitter Ratio의 크기가 선형적으로 비례함을 밝혔고, 링발진기의 출력 FFT를 분석하여 Jitter의 원인이 높은 차수의 고주파 위상잡음에 있음을 밝혔다.

링발진기를 이용한 CMOS 온도센서 설계 (Design of CMOS Temperature Sensor Using Ring Oscillator)

  • 최진호
    • 한국정보통신학회논문지
    • /
    • 제19권9호
    • /
    • pp.2081-2086
    • /
    • 2015
  • 링 발진기를 이용한 온도센서를 공급전압 1.5volts를 사용하여 0.18㎛ CMOS 공정으로 설계하였다. 온도센서는 온도가 변화하더라도 일정한 출력주파수를 가지는 링 발진기와 온도가 증가하면 출력주파수가 감소하는 링 발진기를 이용하여 설계하였다. 온도를 디지털 값으로 변환하기 위해 온도에 무관한 링 발진기의 출력 신호는 카운터의 클럭 신호로 사용하였으며, 온도에 따라 변화하는 링 발진기의 출력신호는 카운터의 인에이블 신호로 사용하였다. 설계된 회로의 HPICE 시뮬레이션 결과 회로의 동작온도가 -20℃에서 70℃까지 변화할 때 온도 에러는 -0.7℃에서 1.0℃ 이내였다.

전압제어 링 발진기용 저-면적 듀티 사이클 보정 회로 (Low-area Duty Cycle Correction Circuit for Voltage-Controlled Ring Oscillator)

  • 유병재;조현묵
    • 한국소프트웨어감정평가학회 논문지
    • /
    • 제15권1호
    • /
    • pp.103-107
    • /
    • 2019
  • 최근 저전력 고속 디지털 데이터 통신을 구현 하기위해 많은 기술들이 개발되고 있는 추세이며 듀티사이클 보정에 관련된 기술도 그중 하나이다. 본 논문에서는 전압제어 링 발전기용 저-면적 듀티사이클 보정 회로를 제안하였다. 듀티사이클 보정 회로는 전압제어 링 발진기의 180도 위상차이를 이용하여 듀티사이클을 보정하는 회로이며, 제안된 저-면적 듀티사이클 회로는 기존의 플립플롭을 TSPC(True Single Phase Clocking) 플립플롭으로 변경하여 회로를 구성하였고 이로 인하여 저-면적 고성능 회로를 구현하였다. 일반적인 플립플롭을 대신하여 TSPC플립플롭을 사용하여 기존 회로 대비 저-면적으로 회로 구현이 가능하며 고속 동작에 용이하여 저-전력용 고성능 회로에 활용될 것으로 기대된다.