• 제목/요약/키워드: 루프

검색결과 2,255건 처리시간 0.033초

Current Modulator를 이용하여 유효커패시턴스를 크게 하는 위상고정루프 (Increased Effective Capacitance with Current Modulator in PLL)

  • 김혜진;최영식
    • 전자공학회논문지
    • /
    • 제53권4호
    • /
    • pp.136-141
    • /
    • 2016
  • 본 논문에서는 Current Modulator를 이용하여 루프 필터 커패시턴스 유효 용량을 배가 시켜 칩 크기를 줄일 수 있는 위상 고정루프를 제안하였다. 제안된 위상고정루프에서는 Current Modulator로 루프 필터의 커패시턴스 유효 용량을 배가 시켜 루프 필터 커패시터 크기를 1/10로 줄였다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 기존 구조와 같은 잡음 특성과 위상고정 시간을 보여주었다.

저에너지 내장형 프로세서를 위한 변형 루프버퍼 (A Modified Loop Buffer for a Low-Energy Embedded Processor)

  • 박정규;오형철
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2006년도 한국컴퓨터종합학술대회 논문집 Vol.33 No.1 (A)
    • /
    • pp.316-318
    • /
    • 2006
  • 루프버퍼는 루프의 부하를 줄이기 위해 일반적으로 사용되고 있는 구조이다. 본 논문은 EISC 내장형 프로세서의 에너지 소모를 줄이기 위하여 변형된 루프버퍼를 제안한다. 제안하는 루프버퍼는 EISC 프로세서가 갖는 특수 명령어의 수행 횟수를 감소시켜, 주요 에너지 소모원인 메모리 접근을 추가로 감소시킨다. 시뮬레이션 결과, 제안하는 루프버퍼는 설계한 프로세서의 수행시간을 $5%{\sim}13.6%$ 감소시키며, 메모리 접근횟수를 $14.9{\sim}37.8%$ 감소시키는 것을 관찰하였다. 변형된 루프버퍼는 $0.18{\mu}m$, 1.8V 공정 표준 셀 라이브러리를 사용하여 악 2792 개의 등가 게이트에 해당하는 면적에서 구현할 수 있다.

  • PDF

유효 커패시턴스를 증가를 구현한 소형 위상고정루프 (Increased Effective Capacitance in PLL)

  • 안성진;최영식
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2016년도 춘계학술대회
    • /
    • pp.698-701
    • /
    • 2016
  • 본 논문에서는 Current Modulator를 이용하여 루프 필터 커패시턴스 유효 용량을 배가 시켜 칩 크기를 줄일 수 있는 위상고정루프를 제안하였다. 제안된 위상고정루프에서는 Current Modulator로 루프 필터의 커패시턴스 유효 용량을 배가 시켜 루프 필터 커패시터 크기를 1/10로 줄였다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 기존 구조와 같은 잡음 특성과 위상고정 시간을 보여주었다.

  • PDF

배전계통 루프운전시 신뢰도 이득 분석 (An Analysis of the Reliability Benefit for Loop Operation in Power Distribution System)

  • 이희태;김재철;문종필
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2009년도 제40회 하계학술대회
    • /
    • pp.16_17
    • /
    • 2009
  • 지능형 배전망을 추구하기 위해 본 논문에서는 배전계통의 루프 구성과 방사상의 보호협조 방법을 수정한 새로운 루프구성에 대한 보호협조를 제안하였다. 그리고 배전 자동화가 되어 있다는 전제 하에서 제안된 보호협조 방법을 토대로 방사상 계통과 방사상 보호협조를 그대로 적용한 루프 배전계통, 마지막으로 제안된 보호협조 방법을 적용된 루프 계통에 대한 신뢰도 이득을 분석하였다.

  • PDF

중첩루프에서 병렬화를 위한 자료 종속성제거 (Data Dependency Elimination for Parallelism in nested Loops)

  • 송월봉;박두순
    • 한국정보처리학회논문지
    • /
    • 제5권6호
    • /
    • pp.1494-1506
    • /
    • 1998
  • 본 논문에서는 루프구조의 효율적인 병렬수행을 위한 병렬성 추출에 대하여 불변과 가변 종속거리에 모두적용할 수 있는 통합된 새로운 기법을 제시한다. 이것은 컴파일시간에 순차 루프를 중첩된 DOALL 루프로의 자동 변환에 대한 절차로서, 중첩 루프의 전체적인 병렬화를 하기 위하여 문장들을 반복적으로 수행시키는 것에 의해서 자료 종속을 효과적으로 제거하는 알고리즘이다. 본 논문에 제시된 방법은 성능평가에서도 매우 뛰어난 방법임을 보였다.

  • PDF

주방 및 화장실 공용배기 수직덕트와 하이브리드배기장치의 기능

  • 권용일;안정헌
    • 대한설비공학회지:설비저널
    • /
    • 제38권9호
    • /
    • pp.4-9
    • /
    • 2009
  • 초고층 공동주택에 설치되는 주방 및 욕실의 배기를 외부로 배출하는 방법은 공용유도관로인 수직덕트를 설치하고 그 상부말단에 하이브리드 루프팬의(hybrid roof fan)이 설치하는 것이다. 하이브리드 루프팬의 기능은 자연통풍력이 약한 하절기는 강제적으로 루프팬에 의해 구동하고 자연배기를 수행할 수 있을 정도로 자연통풍력이 큰 동절기는 루프팬을 운전하지 않는 기능을 보유하도록 유도하는 것이다. 본 고는 이러한 하이브리드 루프팬의 운전조건을 53층 높이의 임의 공동주택에 대해, 수직덕트의 선정한 후, 제시하고자 한다.

  • PDF

정책개입시점에 대한 시스템 다이내믹스의 교훈

  • 김동환
    • 한국시스템다이내믹스학회:학술대회논문집
    • /
    • 한국시스템다이내믹스학회 2000년도 하계학술대회발표논문집
    • /
    • pp.49-61
    • /
    • 2000
  • 본 논문에서는 정책개입시기를 이해하고 논의하는데 있어서 시스템 다이내믹스 학자들의 연구가 어떠한 시사점을 줄 수 있는가에 관하여 논의한다. 정책 시스템을 피드백 루프를 중심으로 하여 양의 피드백 루프가 지배하는 시스템, 음의 피드백 루프가 지배하는 시스템, 음과 양의 피드백 루프가 지배하는 시스템을 구분한다. 그리고 각 시스템에 있어서 바람직한 정책 개입의 시기에 관하여 논의하고, 어떠한 인지적 편향과 제도적 장애가 있는지를 논의한다.

요약해석을 이용한 버퍼오버런 분석에서 루프 분석결과의 정교화 (Refinement for Loops in Buffer-Overrun Abstract Interpretation)

  • 오학주;이광근
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제14권1호
    • /
    • pp.111-115
    • /
    • 2008
  • 버퍼오버런 분석기가 루프안에서 발생시키는 허위경보를 간편하고도 효율적으로 줄이는 방법과 경험을 소개한다. 버퍼오버런 분석기는 루프와 배열을 많이 사용하는 프로그램을 분석할 때 많은 허위경보를 발생시킨다. 우리는 먼저 루프를 많이 사용하는 프로그램인 임베디드 프로그램과 암호화 관련 프로그램들에서 발생하는 허위경보를 조사하여 허위경보를 일으키는 루프의 패턴을 조사했다. 그 다음에 그 루프에 특화된 간단하고 효율적인 재분석기를 고안하였다. 우리가 제안하는 재분석기는 분석기가 분석을 끝낸 후 내 놓는 분석결과를 보고 재분석할 목표가 되는 루프만을 찾아서 초벌분석보다 더 정교한 분석을 하여 허위경보를 안전하게 제거한다. 버퍼오버런 분석기인 아이락에 구현하여 실험해본 결과 전체 루프 관련 허위경보 중 32% 가량이 제거되었다.

최적 루프 이득 제어에 의한 광대역 뱅뱅 디지털 위상 동기 루프 선형화 기법 (Linearization Technique for Bang-Bang Digital Phase Locked-Loop by Optimal Loop Gain Control)

  • 홍종필
    • 전자공학회논문지
    • /
    • 제51권1호
    • /
    • pp.90-96
    • /
    • 2014
  • 본 논문은 광대역 특성의 뱅뱅 디지털 위상 동기 루프를 설계함에 있어 최적의 루프 이득 선정을 통한 실용적인 선형화 설계 기법을 제안한다. 기존의 이론적 파라미터 설계 기법을 광대역 클럭 발생기 회로에 적용함에 있어 한계점을 설명하고 실제 구현된 뱅뱅 디지털 위상 동기 루프 설계에 대해서 살펴보았다. 본 논문에서는 정수 어레이와 디더 이득은 크게 하되 비례 이득을 작게 설정하여 뱅뱅 디지털 위상 동기 루프의 리미티드 사이클 노이즈를 제거하였다. 제안된 설계 기법을 적용한 뱅뱅 디지털 위상 동기 루프는 기존의 구조에 비교하여 초소형, 저전력, 선형 특성 및 루프 대역폭 조절이 가능한 장점을 보이며, 성능의 우수성을 시뮬레이션을 통하여 검증하였다.

저항 역할을 하는 전하펌프와 하나의 커패시터로 구성된 루프 필터를 가진 위상고정루프 (Phase-Locked Loop with a loop filter consisting of a capacitor and a charge pump functioned as resistor)

  • 박종윤;최혁환
    • 한국정보통신학회논문지
    • /
    • 제16권11호
    • /
    • pp.2495-2502
    • /
    • 2012
  • 이 논문은 전하펌프를 추가하여 루프필터에서 공정에 따라 값이 크게 변하는 저항을 없앤 새로운 구조의 위상고정루프를 보여준다. 두 번째 전하펌프가 기존의 루프 필터 저항 역할을 하도록 하였다. 두 개의 전하펌프 출력은 공정 변화에 같은 방향으로 움직이므로 위상고정루프의 동작이 공정 변화 영향을 적게 받게 된다. 공정 조건(SS/TT/FF)에 따른 시뮬레이션 결과는 제안된 구조가 공정 변화에 무관하게 동작함을 보여주고 있다. 제안된 구조는 1.8V $0.18{\mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하였고 회로의 동작을 검증하였다.