• The Journal of The Korea Institute of Intelligent Transport Systems
• /
• v.6 no.3
• /
• pp.165-173
• /
• 2007

In this paper, we propose a new minimum resources allocation algorithm for optimal design automation. In the proposed algorithm, the operation are allocated to functional units so that the number of interconnection wires between functional units can be minimized. The registers are allocated to the maximal clusters generated by the minimal cluster partitioning algorithm. Finally, the interconnection is minimized by removing the duplicated inputs of multiplexers and exchanging the inputs across multiplexers. The efficiency of the proposed allocation algorithm is shown by experiments using benchmark examples.

• The Journal of Information Technology
• /
• v.3 no.1
• /
• pp.117-124
• /
• 2000

This paper proposes a new heuristic algorithm of a low power hardware allocation for Design Automation. The proposed algorithm works on scheduled input graph and allocates functional units, interconnections and registers by considering interdependency between operations and storage elements in each control step, in order to share registers and interconnections connected to functional units, as much as possible. The low power factor of the capacitance is reduced during the allocation. As the resource number reduce maximal . This paper shows the effectiveness of the algorithm by comparing experiments of existing system of the non low power.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.15 no.4
• /
• pp.7-13
• /
• 1978

This paper is concerned with the realization of sequential machines using shift-register modules as their memory elements. Other methods were to select shift-registers under the specific conditions and didn't consider the complexity of combinational circuits driving them. By using an integer valued function, all shift-registers with minimum length could be selected and an optimum assignment with lowest complexity could be obtained by comparing the number of input lines of combinational logic circuits driving them.

• Proceedings of the KIEE Conference
• /
• 2004.04a
• /
• pp.114-117
• /
• 2004

본 연구에서는 시프트 레지스터와 고정 주파수의 삼각파를 사용하고 있는 종전의 Random PWM기법의 스펙트럼 특성을 개선시키기 위한 방법을 제시하고 있다. 제안된 방법은 시프트 레지스터의 lead-lag 랜덤비트를 사용한다는 점에서 종전의 방법과 동일하나, 이와 논리적 비교를 하기 위한 랜덤 주파수의 삼각파를 이용한다는 점에서 종전의 방법과 다르다. 따라서 제안된 방법은 랜덤 펄스 위치 PWM의 특징과 랜덤 스위칭 PWM의 특징을 모두 갖고 있다. 본 연구의 타당성을 확인하기 위하여 인버터 기반의 3상 유도모터 구동시스템에 제안된 방법을 적용하였다. 그 결과 종전의 방법에 비하여 인버터 구동 유도모터의 전압 및 전류의 고조파 스펙트럼의 광대역화에 탁월한 효과가 있음을 입증할 수 있었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2005.05a
• /
• pp.1107-1110
• /
• 2005

본 논문은 의료영상진단시스템에서의 의료정보보호를 위한TLS 프로세서의 구현에 관하여 기술하였다. DICOM 3.0 standard의 ‘Part 15. DICOM Security Profile’에서는 TLS와 ISCL 두 가지의 Secure Transport Connection Profile을 정의하고 있고, 인증, 데이터의 무결성 보장, 프리아버시 보호의 기능을 할 수 있도록 몇가지의 알고리즘을 사용할 것을 정의하고 있다. 그 중 TLS Security Profile에는 Triple DES CBC모드와, RSA and SHA를 정의하고 있다. 그리하여 본 논문에서는 세 알고리즘의 개별적인 동작 검증을 마친 후 통합된 TLS Processor를 설계하고 검증하였다. 일반적인 Mux만을 이용한 설계는 임베디드 시스템 적용에 있어서 면적을 많이 차지하는 단점이 나타났다. 따라서 면적을 많이 차지하는 레지스터를 줄이기 위해서 세 알고리즘 블록이 같은 레지스터를 공유하도록 설계하였다. 그리고 임베디드시스템 개발 키트인 IFC-ETK100장비의 FPGA에 회로를 올리고 검증하였다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2006.05a
• /
• pp.323-324
• /
• 2006

This paper presents dynamics of register error on a compensator roll type converting machine. Though a register control is an important aspect of a converting machine, it has not been taken into account as a main subject. Lately, demands for high speed converting machines over 500mpm(m/min) are raising but domestic converting industries can not come up with the high speed machines because capacities fur designing of the converting machine is restricted lower than 300mpm. Moreover register control is the key to product flexible displays through roll-to-roll systems. In this paper, a compensator roll type register controller is analyzed using mathematical model of register error. A case study for reducing transient register errors is discussed.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2006.05a
• /
• pp.325-326
• /
• 2006

Recently, it is concentrated on productivity improvement in high speed operation by converting industries. Register error is becoming the one of the most issued problem. Moreover register control is the key to product flexible displays through roll-to-roll systems. This paper presents a derivation of register error modeling. And the dynamics of register error is simulated under various conditions. Register error is affected by both roll velocity and tension between the front and back span. And dynamics of register error is to be an interaction in succeeding spans.

• Journal of KIISE:Software and Applications
• /
• v.26 no.4
• /
• pp.557-567
• /
• 1999

본 논문은 데이터 캐시를 효과적으로 사용하기 위하여 개발된 원시 프로그램의 루프 변환체제에 대하여 논하고 있다. DIUS로 명명된 이 체계는 외부 루프 펼침을 중심으로 루프 분산, 교환이 선행되고 , 마직막에 스칼라화가 적용되는 변환체계이다. 루프 교환은 회전 공간이 루프 단위로 변형되어 전반적으로 캐시 재사용 기회를 높이지만 일부 배열 참조에 대해서는 오히려 재사용 기회를 감소시킨다. 본 연구에서는 이 문제를 외부 루프 펼침으로 해결하였다. 외부 루프 펼침과 루프 교환을 루프 몸체의 문장들에 선별적으로 적용하기 위하여 루프 분산을 도입하였다. 외부 루프 펼침을 적용하면 배열 참조를 스칼라 참조로 변환하는 스칼라화의 효과가 증대되어 레지스터 사용의 효율성이 높아진다. SPEC CFP95 벤치마크에 대하여 DIUS를 적용한 결과 기하학적 평균으로 속도 향상 1.10을 얻었으며, 특정 프로그램들은 모두 캐시 미스수가 줄어들었음을 확인하였다. 이와 같은 성능향상은사용된 루프 변환기법들이 갖는 캐시와 레지스터의 효율적인 사용에 기인한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.10c
• /
• pp.615-617
• /
• 2000

본 논문에서는 VLIW 목적코드에 존재하는 NOP 명령어 슬롯에 의미있는 명령어를 중복 삽입하도록 함으로써 원래의 방법에서 존재하였던 자료의존관계를 해소하여 실행시간의 지연을 방지하는 기법을 연구하였다. 이 경우에 하나의 긴 명령어에 동일한 명령어가 둘 이상 포함될 수 있으므로 연산 관계에 이은 쓰기 단계에서 여러개의 명령어가 동일한 레지스터 파일의 주소에 쓰기를 함에 따른 충돌을 피할 수 없다. 본 논문에서는 연산처리 별로 쓰기 단계에서 연산 결과를 레지스터 파일에 쓰도록 허용할 것인지에 대한 정보를 명령어에 포함하는 TiPS 구조와 TiPS 구조에 적합한 목적코드 생성 알고리즘을 제안하였다. 목적코드 생성 알고리즘은 연산처리기별로 연속적으로 실행되는 명령어간의 자료의존관계를 해소하기 위하여 NOP 대신에 다른 연산처리기에서 실행할 명령어를 수행하도록 동일한 명령어를 복사하여 할당할 수 있다. 실험 결과, 명령어 복사 기법은 기존의 기법에 비하여 전체 실행 사이클을 크게 단축시킬 수 있음을 보여주었다.

• Journal of the Korean Institute of Telematics and Electronics T
• /
• v.35T no.3
• /
• pp.9-14
• /
• 1998

The speech recognition on long vowels are carried out by electric circuits. A level compressor is able to transform the wave of voice to serial pulses. The obtained pulses have informations to distinguish the vowels. The sampling of the pulses is carried out by the register which picks up a series of serial signals in a pitch of a vowel as an unit. The timing control pulses such as sampling pulses are generated by using peak pulses in the speech wave. The parallel data in the register assign the phonetic symbol by means of the decision making circuit which carries out the IF-THEN rule.