• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.719-722
• /
• 2002

임베디드 시스템을 이용하여 TCP/IP 상의 인터넷 제어시스템을 구현하였다. AT90S8535 마이크로 컨트롤러 구조 및 각종명령 레지스터 동작 원리, avr-gcc 하드웨어 프로그래밍 및 명령 레지스터의 구현원리, JAVA 애플릿 프로그래밍, 전반적인 하드웨어 기초 이론을 바탕으로 Mellow Device 1300 임베디드 시스템과 AVR90S853S 마이크로 컨트롤러 상호간의 시리얼 통신을 이용하여 원격지의 온/습도 검침 및 각종 하드웨어 디바이스의 on/off를 구현하도록 설계하였고 실시간으로 검출된 온/습도 데이터를 JAVA 애플릿을 이용하여 그래픽 챠트로 보기 쉽게 표현하였으며 A/D 변환된 온도 및 습도 데이터와 각종 H/W 디바이스 on/off 상태 데이터를 RS232 인터페이스를 이용하여 Mellow Device 1300로 송/수신하도록 구현하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 춘계학술대회
• /
• pp.191-193
• /
• 2017

2048-bit의 키 길이를 지원하는 공개키 암호 프로세서 RSA-2048을 설계하였다. RSA 암호 연산에 사용되는 핵심 기능블록인 모듈러 곱셈기는 Word-based Montgomery Multiplication 알고리듬으로 설계하였으며, 모듈러 지수 승은 L-R binary exponentiation 알고리듬으로 설계하였다. 2048-bit의 큰 정수를 저장하기 위한 레지스터를 메모리로 대체하고, 곱셈기에 필요한 최소 레지스터만 사용하여 전체 하드웨어 자원을 최소화 하였다. Verilog HDL로 설계된 RSA-2048 프로세서를 RTL-시뮬레이션을 통해 기능을 검증하였다. 작은 소형 디바이스들 간에 인증 및 키 관리가 중요해짐에 따라 설계된 RSA-2048 암호 프로세서를 하드웨어 자원, 메모리가 제한된 응용 분야에 활용 할 수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.153-156
• /
• 2005

원자층 증착 (atomic layer deposit : ALD) 방식으로 증착한 $Al_2O_3$의 건식식각 특성을 연구하였다. 전자 싸이클로트론 공진 (electron cyclotron resonance : ECR) 방식의 건식식각장치에서 source power, bias power, 압력 그리고 $Cl_2$ 가스를 변수로 하여 $Al_2O_3$의 식각속도와 Poly-Si 의 $Al_2O_3$에 대한 선택비를 측정하였다. bias power가 감소할수록 그리고 압력이 증가할수록 $Al_2O_3$의 식각속도는 감소하였고 Poly-Si 의 $Al_2O_3$에 대한 선택비는 증가하였다. 이 특성을 이용하여 TiN/$Al_2O_3$/Poly-Si 구조의 캐패시터와 Periphery 회로영역의 레지스터를 $Al_2O_3$를 식각 정지막으로 이용하여 구현하였다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2000년도 하계종합학술대회논문집
• /
• pp.345-348
• /
• 2000

본 논문에서는 현재 우리나라 전자상거래 표준인 SEED 암호화 알고리즘을 하드웨어로 구현하였다. 이 암호화 프로세서는 유연성과 하드웨어 면적을 줄이기 위해 파이프라인이 없는 1 unrolled loop 구조를 사용하였다. 그리고 ECB, CBC, CFB, OFB의 4가지 모드를 모두 지원할 수 있도록 하였다. key computation은 오버헤드를 감소시키도록 precomputation 기법을 사용하였다. 또한, 데이타 입ㆍ출력 시 증가되는 처리시간을 제거하기 위하여 외부 입ㆍ출력 레지스터와 data 입ㆍ출력 레지스터를 분리하여 데이타 입ㆍ출력 연산이 암호 프로세서의 암호화 연산과 병행하여 처리되도록 하였다. 암호 프로세서는 0.25$\mu\textrm{m}$ CMOS 기술을 사용하여 검증하였고 gate수는 대략 29.3K gate 정도가 소요되었으며, 100 MHz ECB 모드에서 최고 237 Mbps의 성능을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.293-294
• /
• 2014

본 논문에서는 MOS 커패시터를 이용하여 12비트 1MSps 연속 근사화 레지스터 아날로그-디지털 변환기(Successive Approximation Register Analog-to-Digital Converter, SAR ADC)를 설계하였다. 설계된 아날로그-디지털 변환기는 매그나칩/SK하이닉스 $0.18{\mu}m$ 공정을 이용하였으며, Cadence Tool을 이용하여 시뮬레이션 및 레이아웃을 하였다. 시뮬레이션 결과 1.8V의 공급전압에서 전력 소모는 3.22mW였고, 유효 비트수는 11.5bit의 결과를 보였다.

• 정보보호학회논문지
• /
• 제9권2호
• /
• pp.3-12
• /
• 1999

본 논문에서는 선형 귀환 쉬프트 레지스터(LFSR)에 의하여 생성되는 수열의 복잡도를 고찰한 후, 이들의 비선형적 결합이 갖는 특성에 대하여 살펴본다. 이 비선형 결합의 구성 단위인 LFSR의 합과 곱을 중심으로 이들이 갖는 이론적인 면을 복잡도 측면에서 고찰한다. We introduce feedback registers and definitions of complexity of a register or a sequence generated by it. In the view point of cryptography the linear complexity of an ultimately periodic sequence is important because large one gives an enemy infeasible jobs. We state some results about the linear complexity of sum and product of two LFSRs.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2008년도 추계학술대회 논문집
• /
• pp.23-24
• /
• 2008

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 2006년도 하계종합학술발표회 논문 초록집
• /
• pp.265-265
• /
• 2006

• 한국정밀공학회지
• /
• 제31권11호
• /
• pp.987-992
• /
• 2014

Register control of roll-to-roll printing system for printed electronics requires accurate measurement of register errors. The register marks used for the recognition of patterns position between layers have inherently defects due to low printability of register marks themselves, which brings out inaccurate register accuracy and consequently low performance of printed electronics devices. In this study, the compensation methods for the unrecognized or missing register data are proposed to improve the recognition and consequently the control performance of register accuracy in roll-to-roll printing equipment. The compensation methods using the prior data and the linear interpolation are proposed and compared with the case without compensation for the simulation as well as experiment. Only the linear interpolation method could successfully compensate the missing data and consequently improve the register control performance. We should apply the compensation process of the register errors to improve the register control accuracy in the roll-to-roll printing equipment.

• 대한전자공학회논문지SD
• /
• 제40권10호
• /
• pp.45-51
• /
• 2003

본 논문에서는 2-패턴 테스트를 고려한 스캔 기반 BIST 구조를 제안한다. 제안하는 BIST는 STUMPS 구조론 기반으로 하고 있다. STUMPS 구조는 테스트 생성기로 선형 귀환 시프트 레지스터(LFSR)를 사용하고, 응답 압축기로는 다중 입력 시프트 레지스터(MISR), 그리고 다중 스캔 패스 구성에는 시프트 레지스터 래치(SRL)을 사용한다. 제안하는 BIST 구조에서는 degenerate MISR이 SRL 채널을 구성하도록 하여, STUMPS 기법에 비하여 원래 회로에 부가되는 BIST 회로의 크기를 줄이고 전체 시스템의 성능에 거의 영향을 주지 않도록 한다. 클럭 당 테스트와 스캔 당 테스트가 모두 지원되는 구조로 설계되며, 특히 스캔 당 테스트에서 스캔 데이터의 회로에 대한 영향을 억제하여 회로의 전력 소모를 크게 줄일 수 있다. ISCAS 89 벤치마크 회로에 대한 실험 결과로부터, SRL 채널 내 데이터의 해밍 거리를 고려하여 제안된 BIST가 경로 지연 고장의 검출에도 적용될 수 있음을 확인한다.