• 융합신호처리학회논문지
• /
• 제4권1호
• /
• pp.49-55
• /
• 2003

현대산업사회의 발전에 따라 신호처리 분야 중 디지털필터의 사용은 급격히 증가하고 있으며, 특히 디지털 영상처리, 디지털 음성처리, CATV 및 각종 통신 분야 등에서 카메라의 Detail processor, Y/C separator, Ghost제거 필터, 표준변환기(NTSC-PAL), Noise reducer 등으로 많이 사용되고 있다. 이러한 디지털필터에는 일반적으로 IIR(infinite impulse response)과 FIR(finite impulse response) 필터가 있으며, 본 논문에서는 구현이 용이하고 선형위상특성을 갖는 FIR 디지털필터를 설계하였다. FIR 디지털필터 설계에 있어서 통과대역의 차단주파수 부근에서 깁스(gibbs) 현상에 의해 생긴 리플을 완화하기 위해 window함수를 사용한다. 그러나, 기존의 window는 고정된 값으로 되어 있으므로 설계목적에 적합한 window함수를 선택함에 있어 다소 문제점이 있다. 따라서, 본 논문에서는 설계목적에 따라 서 융통성있게 선택이 가능한 파라메터를 부가한 변형된 Hanning window를 설계하였으며, 타당성을 입증하기 위해 디지털필터를 설계하여 기존의 Hamming, Hanning, Blackman, Kaiser window와 비교하였으며, 판단기준으로 peak side-lobe와 천이특성 등을 사용하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.310-312
• /
• 2011

복합 잡음 환경에서 원 신호의 음성이나 영상신호를 획득하거나, 전송 및 저장을 위해서 디지털필터가 사용되고 있다. 디지털필터는 크게 FIR 필터와 IIR 필터로 나눌 수 있다. FIR 필터 중에서 창함수는 선형위상의 특성을 가지고 있고 손쉽게 통과대역, 차단주파수 등을 설정할 수 있다. 본 논문에서는 기존의 창함수를 변형하여 설계한 후 필터 특성을 확인하기 위해 Peak side-lobe와 주파수 천이특성 등을 사용하여 기존의 방법들과 비교하였다.

• 정보처리학회논문지B
• /
• 제8B권4호
• /
• pp.395-402
• /
• 2001

본 논문에서는, 1차원 및 2차원 웨이브렛 함수를 전역통과필터(APF)와 지연기의 병렬접속에 위한 재귀형(IIR) 디지털 필터로 구성하는 방법을 제안한다. Mallat에 의하여 웨이브렛 변환과 필터뱅크가 밀접한 관계에 있다는 것이 알려졌고, 완전 재구성 필터뱅크로부터 웨이브렛 함수를 도출하는 다양한 방법이 알려져 있다. 그러나, 이러한 방법의 대부분은 비재귀형(FIR) 디지털 필터에 근거를 두는 것으로, 재귀형 디지털 필터에 의한 방법은 거의 제안되어 있지 않다. 재귀형 필터를 이용하는 장점은 비재귀형에 비하여 낮은 차수로 표현되는 점이다. 또 직교 웨이브렛 함수를 끌어내기 위한 직교조건을 용이하게 만족시킬 수 있다. 본 논문에서는 웨이브렛 함수에 요구되는 레귤레리티(Regularity)조건을 만족시키기 위하여, 최대 평탄성(Maximally Flat)을 부가한 새로운 1차원 및 2차원 재귀형 웨이브렛 함수의 도출법을 보인다.

• 전자공학회지
• /
• 제30권4호
• /
• pp.422-422
• /
• 2003

본 논문에서는 기존의 기지국과 W-CDMA 시스템을 상호 연동하기 위한 SDR(Software Defined Radio) 기반의 멀티 밴드 디지털 IF 모듈 구현에 대해 소개한다. 하드웨어 플랫폼상에 테스트 및 시험 검증하기 위해서 크게 광대역 ADC, DAC, FPGA로 구성하였으며, FPGA 내에 디지털 필터 및 NCO 등의 응용 소프트웨어는 VHDL로 코딩하였다. 디지털 필터는 FPGA의 허용 자원을 고려하여 인터폴레이션 및 데시메이션을 위한 폴리페이즈 필터 뱅크로 구현하였다. 또한 송신단에서는 이미지 성분을 제거하기 위해 2단의 DCQM(Digital Complex Quadrature Modulation)을 적용하였으며, 이때 적용되는 NCO(Numerically Controlled Oscillator)는 1/4주기의 LUT를 사용하여 설계하였다. 수신단에서는 IF 단에 SAW 필터를 사용하지 않기 때문에 W-CDMA의 블록커 규약에 준하면서 근접 채널을 제거하기 위한 고출력의 감쇄 특성을 갖는 필터를 설계하였다. 본 논문에서는 컴퓨터 시뮬레이션 결과와 스펙트럼 분석기를 통해 측정된 결과를 비교 분석하였으며 이에 대한 디지털 IF 모듈의 성능을 검증하였다.

• 전자공학회지
• /
• 제30권4호
• /
• pp.76-88
• /
• 2003

본 논문에서는 기존의 기지국과 W-CDMA 시스템을 상호 연동하기 위한 SDR(Software Defined Radio) 기반의 멀티 밴드 디지털 IF 모듈 구현에 대해 소개한다. 하드웨어 플랫폼상에 테스트 및 시험 검증하기 위해서 크게 광대역 ADC, DAC, FPGA로 구성하였으며, FPGA 내에 디지털 필터 및 NCO등의 응용 소프트웨어는 VHDL로 코딩하였다. 디지털 필터는 FPGA의 허용 자원을 고려하여 인터폴레이션 및 데시메이션을 위한 폴리페이즈 필터 뱅크로 구현하였다. 또한 송신단에서는 이미지 성분을 제거하기 위해 2단의 DCQM(Digital Complex Quadrature Modulation)을 적용하였으며, 이때 적용되는 NCO (Numerically Controlled Oscillator)는 1/4주기의 LUT를 사용하여 설계하였다. 수신단에서는 IF 단에 SAW필터를 사용하지 않기 때문에 W-CDMA의 블록커 규약에 준하면서 근접 채널을 제거하기 위한 고출력의 감쇄 특성을 갖는 필터를 설계하였다. 본 논문에서는 컴퓨터 시뮬레이션 결과와 스펙트럼 분석기를 통해 측정된 결과를 비교 분석하였으며 이에 대한 디지털 IF 모듈의 성능을 검증하였다.

• 한국정보통신학회논문지
• /
• 제5권7호
• /
• pp.1346-1353
• /
• 2001

본 논문에서는 2차원 분모분리형 디지털 필터의 선계에 대한 알고리즘을 제안한다. 제안된 알고리즘은 진폭 특성과 위상특성으로 주어진 2차원 디지털 필터의 주파수 영역 설계명세조건을 특이치 분해를 이용하여 1차원 디지털 필터의 설계명세조건으로 분해한다. 따라서, 2차원 디지털 필터 설계문제는 1차원 디지털 필터의 설계 문제로 귀착되며 이는 계산적으로 유효하며 수치적으로 안정한 설계법으로 고려되며 설계 예로부터 유효성을 확인한다.

• 한국통신학회논문지
• /
• 제25권5A호
• /
• pp.743-750
• /
• 2000

본 논문에서는, 디지털 IF 다운 샘플러와 업 샘플러의 저전력 구현을 위한 블록 필터링 아키텍처를 제안한다. 소프트웨어 라디오와 같은 차세대 이동통신 방식에서 디지털 IF 다운 샘플러와 업 샘플러의 효율적인 구현방법이 더욱더 요구되어가고 있는 추세이다. 디지털 IF 다운 샘플러는 앞단에 데시메이션 필터를 수반하여 구성되며, 업 샘플러는 뒷단에 인터폴레이션 필터가 수반디어 구성된다. 본 논문의 다운 샘플러 아키텍처에서는 블록 필터링 구조가 갖는 병렬처리 구조를 이용하여 필터를 구현하였으며, 블록 필터링 아키텍처에서 구조적으로 생겨나는 업 샘플링을 직렬로 연결되는 다운 샘플러와 상쇄시킴으로서 효과적인 구조가 만들어짐을 보인다. 또한 업 샘플러 아키텍처에서는 인터폴레이션 필터의 블록 필터링에서 만들어지는 다운 샘플링이 앞단의 업 샘플러와 상쇄되어 병렬처리와 저속의 처리가 가능해짐을 보인다. 본 논문에서 제안된 아키텍처와 Polyphase 아키텍처를 비교 분석한다. 리와 저속의 처리가 가능해짐을 보인다. 본 논문에서 제안된 아키텍처와 Polyphase 아키텍처를 비교 분석한다.

• 한국정보통신학회논문지
• /
• 제16권8호
• /
• pp.1753-1758
• /
• 2012

본 논문에서는 분산증폭기 구조를 기반으로 한 아날로그 FIR 필터 구조를 제안하고 그 특성을 분석한다. 또한, 디지털 필터 설계 기술을 이용한 간단한 아날로그 FIR 필터 설계 방법을 제시한다. 제안된 아날로그 FIR 필터는 이동평균필터와 콤필터 형태로 그 회로 구조안에 곱셈기를 포함하지 않기 때문에 multi-GHz 의 높은 주파수 대역에서도 동작 가능하게 하며, RF 시스템에서 필터와 증폭기를 결합한 형태의 응용이 가능하도록 한 구조이다. 제안된 아날로그 FIR 필터는 표준 $0.18{\mu}m$ CMOS 공정 기술을 이용하여 시뮬레이션을 수행하였고 그 결과를 MATLAB으로 모델링하여 얻은 디지털 필터의 결과와 비교하였다. 시뮬레이션 결과 제안된 아날로그 FIR 필터는 디지털 필터와 의 시뮬레이션 결과에 잘 부합하였다.

• 융합신호처리학회논문지
• /
• 제19권4호
• /
• pp.153-161
• /
• 2018

본 논문은 GPU를 이용한 소프트웨어(SW) 디지털 필터의 성능개선에 대해 기술한다. 기존에 개발한 SW 디지털 필터는 CPU 기반에서 동작하여 속도가 느린 문제점이 있었는데, EAVN 관측데이터의 디지털 필터링을 위해 GPU를 도입하여 연산속도를 개선하였고, 필터링을 통하여 다른 관측국과의 데이터 처리가 가능하도록 하였다. SW 디지털 필터의 연산속도를 개선하기 위해 Tensor Core가 내장된 NVIDIA Titan V GPU 보드를 사용하였으며, 2Gbps (512 MHz BW, 1-IF)의 95초 관측데이터를 필터링하는데 관측시간의 약 1.1배, 1Gbps (16MHz BW, 16-IF)로 필터링하는데 약 0.78배 처리속도를 각각 달성하였다. 또한 KVN으로 1, 2Gbps 동시관측한 데이터에 대해 2Gbps 데이터를 디지털 필터링하여 기존 1Gbps와 비교한 결과, 교차전력스펙트럼, 위상, SNR 등이 유사한 값을 얻어 본 연구에서 개발한 SW 디지털 필터를 활용한 데이터 처리와 분석을 수행하는데 유효함을 확인하였다. 향후에는 여러 개의 GPU 보드를 사용하기 위한 소스 코드의 분산처리 최적화를 수행할 경우 실시간으로 관측데이터를 필터링할 수 있을 것으로 기대된다.

• 한국통신학회논문지
• /
• 제16권8호
• /
• pp.701-709
• /
• 1991

정립필터를 이용한 버스트형 적립 탐색 직접 시퀀스 스펙트럼확산 초기동기 시스템의 성능 분석 방법을 제안하였다. 본 논문에서는 디지털 정합 필터를 이용한 초기동기 시스템을 분석하였다. 디지털 정합필터를 이용한 경우에는 칩을 먼저 복조하므로, 이때 발생하는 오율에 대한 함수로서 오보율과 검출율을 구하고 blocked customers cleared queueing 시스템 모델에서 얻은 시스템 통제율을 구한다. 이 값들을 시간에 따른 정합필터 출력의 상태도에 적함으로써, 임의의 시간에 도달하는 패킷을 잃을 확율을 구한다. 디지탈 정합필터를 이용한 경우에는 아날로그 정합필터를 이용한 경우와는 달리 자기 상관 사이트로보에 의한 오보율이 일정하게 되어 시스템 상태도를 간략화 할 수 있었다.