• 한국음향학회지
• /
• 제23권3호
• /
• pp.262-267
• /
• 2004

적응형 다중 비트율 광대역 (AMR-WB) 음성부호화기는 50∼7000 Hz의 오디오 신호를 압축/복원하는 3GPP의 가장 최근의 음성 부호화 표준으로써 23.85 kbit/s에서 6.60 kbit/s까지 9가지의 다중 비트율을 가지고 있다. 본 논문에서는 16비트 고정 소수점형 TeakLite DSP를 이용하여 AMR WB 음성부호화기를 실시간 구현한 결과에 대해 기술하였다. 구현된 AMR-WB 보코더는 가장 높은 비트율인 23.85 kbit/s모드에서 52.2 MIPS의 복잡도를 가지고 있으며, 사용된 프로그램 메모리는 약 17.9 kwords 이고, 데이터 RAM 메모리는 11.8 kwords, 데이터 ROM 메모리는 약 10.1 kwords 이다. 구현된 AMR-WB 프로그램은 3GPP의 표준시험 벡터 23개를 9개 모드에 대해 비트 단위로 일치시켜 검증을 완료하고, 실시간 보드 시험에서도 오디오 신호의 입출력이 왜곡되지 않고 실시간 지연없이 안정적으로 동작하는 것을 확인하였다.

• 전자공학회논문지SC
• /
• 제46권2호
• /
• pp.22-27
• /
• 2009

본 논문에서는 LCD 구동 모듈 PCB의 기능 검사를 위한 자동 검사 시스템인 EVT (Emulated Vision Tester)를 제안하고 구현하였다. 기존의 대표적인 자동검사 방법으로는 전기적 검사나 영상기반 검사방식이 있으나 전기적 검사만으로는 Timing이 주요한 변수가 되는 LCD 장비에서는 검출할 수 없는 구동불량이 존재하며 영상기반 검사는 영상획득에 일관성이 결여되거나 Gray Scale의 구분이 불명확하여 검출결과의 재현성이 떨어진다. EVT 시스템은 Pattern Generator에서 인가된 입력 패턴 신호와 구동 모듈을 통한 후 출력되는 디지털 신호를 직접 비교하여 패턴을 검사하고 아날로그 신호 (전압, 저항, 파형)의 이상 여부도 신속 정확하게 검사할 수 있는 하드웨어적인 자동 검사 방법이다. 제안된 EVT 검사기는 높은 검출 신뢰도와 빠른 처리 속도 그리고 간결한 시스템 구성으로 원가 절감 및 전공정 검사 자동화의 실현을 가능케 하는 등 많은 장점을 가진다.

• 대한의용생체공학회:의공학회지
• /
• 제24권3호
• /
• pp.159-165
• /
• 2003

뇌자도 측정을 위해 고감도 superconducting quantum interference device (SQUID) 자력계 및 37채널 뇌자도 측정장치를 제작하고 동작특성을 조사하였다. 자속-전압 변환계수 및 변조전압 진폭이 큰 double relaxation oscillation SQUID (DROS)를 사용함으로서 구동회로를 간단히 하였고 안정한 SQUID 동작을 실현할 수 있었다. DROS 자력계를 설계 및 제작한 결과 자력계의 평균 백색잡음은 약 3 fT/√Hz으로서 우수한 자장감도를 가짐을 확인하였다 머리의 평균곡률을 기반으로 37개의 자력계를 반구형으로 배치시켰으며, 외부잡음을 줄이기 위해 신호채널 외에 11개의 기준채널을 설치하여 소프트웨어 방법으로 합성미분계 및 적응필터링을 형성할 수 있도록 하였다 저잡음 듀아를 제작하여 동작특성을 측정한 결과 듀아 열자기 잡음이 자력계 잡음에 비해 무시할 수 있는 수준이었으며, 듀아의 용량은 30 L, 액체헬륨 증발율은 4 L/d이다. 제작된 시스템을 이용하여 청각유발 신호를 측정하고, 디지털 신호처리 및 전류원 국지화 프로그램을 구성하여 전류원의 위치를 추정함으로서 개발된 시스템을 뇌자도 측정에 활용하였다.

• 대한전자공학회논문지SP
• /
• 제45권2호
• /
• pp.81-89
• /
• 2008

광대역 신호는 16 kHz로 표본화되어 50-7000 Hz로 밴드 제한된 신호를 말하며, 전화대역 음성 신호에 비해서 높은 자연성(naturalness)과 명료성(intelligibility)을 가진다. 이런 특징으로 광대역 부호화기는 화상회의, 디지털 AM 방송 및 고음질 음성통신 등에 사용될 수 있다. 본 논문에서는 가변대역 특징을 갖는 광대역 음성 오디오 부호화기를 제안하였다. 제안된 부호화기는 대역분한 구조를 가진다. 저주파 대역은 전화대역 음성 부호화기로 많이 사용되고 있는 8 kbit/s ITU-T G.729나 보다 높은 전송률로 오디오 신호까지 처리할 수 있는 11.8 kbit/s ITU-T G.729 Annex E로 부호화한다. 고주파 대역은 청각 모델을 기반으로 한 파라미터 부호화 방법으로 부호화한다. 제안된 고주파 대역 부호화는 감마톤 필터뱅크(gammatone filterbank)를 이용하여 입력신호를 임계대역으로 분할한 후, 각각의 임계대역 신호를 양자화한다. 저주파 대역 부호화기와 고주파 대역 부호화기는 서로 독립되어 있으므로, 복호화기에서는 채널 조건에 따라 전화대역 합성신호와 광대역 합성신호를 선택할 수 있는 특징이 있다. 성능 평가 결과, 제안된 부호화기는 낮은 전송률과 짧은 지연 시간으로 음성과 오디오 신호 모두에 대해 ITU-T G.722.1 24 kbit/s와 동등한 음질을 제공한다는 것을 확인하였다.

• 대한전자공학회논문지SP
• /
• 제41권2호
• /
• pp.89-98
• /
• 2004

본 논문에서는 랜덤 위상 암호화된 기준빔을 이용한 광 보안 기술과 생체 인식기술을 접목시킨 새로운 디지털 홀로그래픽 보안 시스템을 제안하고 구현하였다. 일반적인 광보안 시스템의 암호화된 아날로그 영상이 아닌 지문 및 얼굴사진, 문서 정보 등을 포함하는 디지털 정보가 홀로그래픽 메모리의 다중화 기술에 의해 저장되었다. 랜덤 위상 마스크는 기준빔을 암호화하여 불법 복제를 방지하는 복호화 키로 사용되었고, 64×64 크기를 갖는 2차원 위상 마스크를 통해 3.6×10-4의 Raw BER과 4㎛의 매우 높은 위치 선택도를 얻을 수 있었다. 또한 실시간 정보 추출을 위해 위치 제어 센서가 필요 없는 저가의 판독기 구현에 적합한 기록패턴과 영상 신호처리를 개발하였으며, 홀로그램 지문 정보와 사용자의 지문 정보를 비교 검증함으로서 타인에 의한 불법 도용의 위험성을 제거하였다.

• 한국인터넷방송통신학회논문지
• /
• 제19권6호
• /
• pp.79-85
• /
• 2019

최근 소형 레이더는 한번의 타격으로 표적의 시스템을 무능화시키기 위해 높은 거리해상도를 갖는 소형 밀리미터파 레이더 개발을 요구한다. 높은 거리해상도를 갖는 소형 밀리미터파 레이더가 표적을 획득하고, 추적하기 위해서는 대용량의 데이터를 실시간으로 처리해야한다. 본 논문에서는 소형 밀리미터파 레이더에서 요구하는 대용량의 데이터를 실시간으로 처리하기 위한 실시간 데이터 전처리 방법을 정리하였다. 또한 실시간 데이터 전처리 방법으로 제시한 디지털 IF(Intermediate Frequency) 수신기, Window처리, DFT(Discrete Fourier Transform)를 FPGA (Field Programmable Gate Array)를 활용하여 구현하였다. 마지막으로 구현한 실시간 데이터 전처리 모듈은 소형 밀리미터파 레이더를 위한 신호처리기에 적용하여 실시간 데이터 전처리 기능과 관련된 성능시험으로 검증하였다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.47-54
• /
• 2006

본 논문에서는 초광대역 통신시스템 응용을 위한 이중채널 6b 1GS/s A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 IGS/s의 신호처리속도에서 전력, 칩 면적 및 정확도를 최적화하기 위해 인터폴레이션 기반의 6b 플래시 ADC 회로로 구성되며, 입력 단에 광대역 열린 루프 구조의 트랙-앤-홀드 증폭기를 사용하였으며, 넓은 입력신호범위를 처리하기 위한 이중입력의 차동증폭기와 함께 래치 단에서의 통상적인 킥-백 잡음 최소화기법 등을 적용한 비교기를 제안하였다. 또한, CMOS 기준 전류 및 전압 발생기를 온-칩으로 집적하였으며, 디지털 출력에서는 새로운 버블 오차 교정회로를 제안하였다. 본 논문에서 제안하는 ADC는 0.18um 1P6M CMOS 공정으로 제작되었으며, 1GS/s의 동작속도에서 SNDR 및 SFDR은 각각 최대 30dB, 39dB를 보이며, 측정된 시제품 ADC의 DNL 및 INL은 각각 1.0LSB, 1.3LSB 수준을 보여준다. 제안하는 이중채널 ADC의 칩 면적은 $4.0mm^2$이며, 측정된 소모 전력은 1.8V 전원 전압 및 1GS/s 동작속도에서 594mW이다.

• 융합신호처리학회논문지
• /
• 제24권2호
• /
• pp.119-125
• /
• 2023

본 연구에서는 전동 이동 보조기를 이용하는 교통약자의 이동을 저해하거나 불편을 초래하는 횡단 보도, 측구, 맨홀, 점자블록, 부분 경사로, 임시안전 방호벽, 계단, 경사형 연석과 같은 주행 장애물 객체를 촬영한 뒤 객체를 분류하고 이를 자동 인식하는 최적의 AI 모델을 개발하여 주행 중인 전동 이동 보조기 전방에 나타난 장애물을 효율적으로 판단할 수 있는 알고리즘을 구현하고자 한다. 객체 검출을 높은 확률로 AI 학습이 될 수 있도록 데이터 셋 구축 시 라벨링 형태를 폴리곤 형태로 라벨링 하며, 폴리곤 형태로 라벨링 된 객체를 탐지할 수 있는 Detectron2 프레임워크를 활용하여 Mask R-CNN 모델을 활용하여 개발을 진행하였다. 영상 획득은 일반인과 교통약자의 두 개 그룹으로 구분하여 진행하였고 테스트베드 2개 지역에서 얻어진 영상정보를 확보하였다. Mask R-CNN 학습 결과 파라미터 설정은 IMAGES_PER _BATCH : 2, BASE_LEARNING_RATE 0.001, MAX_ITERATION : 10,000으로 학습한 모델이 68.532로 가장 높은 성능을 보인 것이 확인되어 주행 위험, 장애 요소를 빠르고 정확하게 사용자가 인지할 수 있도록 하는 딥러닝 모델을 구축이 가능한 것을 확인할 수 있었다.

• 대한교통학회지
• /
• 제27권5호
• /
• pp.97-111
• /
• 2009

영상기반의 교통정보수집시스템은 관리 및 운영상의 한계를 보이고 있는 기존의 루프검지기의 역할을 대체하는 검지기로써의 역할뿐만 아니라 다양한 교통류의 정보를 제공하고 관리할 수 있다는 점에서 여러 나라에서 보급 활용되기 시작했다. 또한 용도와 사용범위에 있어서도 획기적인 확장세에 있다. 반면에 교통사고 관리와 관련하여 현재까지는 단순히 교통사고 예상지역에 감시카메라를 설치해 두고 기록되는 자료의 디지털화를 추진하는 정도의 영상처리기술을 활용하고 있는 형편이다. 교차로 내 교통사고의 발생 전과 후의 순차적인 상황을 정확히 기록하고, 이 자료를 통해 발생된 교통사고의 사고 매커니즘을 객관적이고 명확하게 조명하고 분석하는 것은 교통사고 처리에 있어서 어느 것보다 시급하고 중요한 부분이다. 기존 기술들은 교차로의 환경적 다양한 변화로 인해 극복하기 매우 어려운 차량의 객체분리, 추적 등의 기술을 가지고 있음에도 불구하고 엄청난 데이터처리용량으로 실시간으로 적용하기 어려운 문제들을 갖고 있다. 이에 본 연구는 이를 극복할 수 있는 기술 방식을 제시하고자 한다. 또한 기존에 잘 알려진 환경적 장애요소 제거방식 중 가장 우수한 방식으로 평가받고 있는 가우시안 복합모델 분석기법에서 조차 환경적인 요인으로 인해 자주 발생하고 있는 오 검지 상황들을 효과적으로 저감시킬 수 있는 능동적이고 환경적응적인 기법을 제시하고 구현하여 그 기술의 성능을 평가하고자 한다. 기존의 교통사고자동기록장치와 비교해 본 연구의 결과가 비교우위의 성능을 구현하였음을 입증하기 위해 실제 운용되고 있는 신호교차로의 영상을 실시간 온라인으로 입력받아 시험하였으며 이 시험결과를 기존의 다른 기술의 성능과 비교평가를 실시하였다.

• 대한전자공학회논문지SD
• /
• 제48권5호
• /
• pp.25-33
• /
• 2011

본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 통상 CIS에 사용되는 아날로그 회로에서는 수용 가능한 조도 범위를 충분히 확보하기 위해 높은 전원전압을 사용하여 넓은 범위의 아날로그 신호를 처리한다. 그 반면, 디지털 회로에서는 전력 효율성을 위해 낮은 전원전압을 사용하므로 제안하는 ADC는 해당 전원전압들을 모두 사용하여 넓은 범위의 아날로그 신호를 낮은 전압 기반의 디지털 데이터로 변환하도록 설계하였다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 FLASH ADC에서는 인터폴레이션 기법을 통해 비교기의 입력 단 개수를 절반으로 줄였으며, 프리앰프를 제거하여 래치만으로 비교기를 구성하였다. 또한 래치에 입력 단과 출력 단을 분리하는 풀-다운 스위치를 사용하여 킥-백 잡음으로 인한 문제를 최소화하였다. 기준전류 및 전압회로에서는 온-칩 저 전력 전압구동회로만으로 요구되는 정착시간 성능을 확보하였으며, 디지털 교정회로에는 신호특성에 따른 두 종류의 레벨-쉬프트 회로를 두어 낮은 전압의 디지털 데이터가 출력되도록 설계하였다. 제안하는 시제품 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 제작되었으며, 측정된 DNL 및 INL은 10비트에서 각각 최대 0.42LSB, 1.19LSB 수준을 보이며, 동적 성능은 50MS/s 동작속도에서 55.4dB의 SNDR과 68.7dB의 SFDR을 보인다. 시제품 ADC의 칩 면적은 0.53$mm^2$이며, 2.0V의 아날로그 전압, 2.8V 및 1.2V 등 두 종류의 디지털 전원전압에서 총 15.6mW의 전력을 소모한다.