• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2016년도 하계학술대회
• /
• pp.235-236
• /
• 2016

본 논문에서는 로드밸런싱 (load balancing) 기반의 HEVC (High Efficiency Video Coding) 디블록킹 필터(deblocking filter) 병렬화 방법을 제안한다. 본 논문에서는 디블록킹 필터의 병렬화를 위해 TU (Transform Unit)의 경계 정보를 이용하여 픽쳐 단위로 디블록킹 필터의 작업량을 예측하고, 예측된 작업량을 기반으로 코어에 균등한 일을 할당함으로써 디블록킹 필터의 병렬화 효율을 향상 시켰다. 실험결과 제안하는 로드 밸런싱 기반 디블록킹 필터 병렬화 방법을 사용하여 균등 분할 디블록킹 필터 병렬화 방법에 비해 11%의 디블록킹 필터 속도를 향상시켰다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.839-842
• /
• 2003

본 논문에서는 MPEG-4 디블록킹 필터를 매크로블록 단위의 효율적인 파이프라인 구조를 사용하여 구현하였다. MPEG-4 QCIF/CIF 영상 시퀀스의 디블록킹 필터링 효과를 보일것이며, 디블록킹 필터링의 많은 계산량을 줄임과 동시에 낮은 클록에서 실시간 처리할 수 있는 구조를 제안하였다. 대부분 블록기반의 비디오 코딩 시스템에서, 블록 에지 효과는 블록기반 영상 압축에 치명적인 화질 저하를 나타낸다. 특히 압축 비율이 커질수록 화질 저하는 뚜렷하다. 그래서, 영상 후처리 기술로서 디블록킹 필터를 사용하여 블록 에지 영향을 줄임으로써 영상 화질을 향상시킨다. 그러나 디블록킹 필터의 주요 단점은 많은 계산량을 요구하고 있어서 구현에 어려움이 있다. 이 문제를 해결하기 위해, MPEG-4 디블록킹 필터를 매크로 블록단위의 파이프라인 구조로 설계하였고, 실시간으로 동작하는 MPEG-4 SP@L2의 비디오 코덱 칩을 구현하였다.

• 한국정보통신학회논문지
• /
• 제12권4호
• /
• pp.699-706
• /
• 2008

H.264/AVC는 블록킹 현상을 제거하기 위해 디블록킹 필터를 채용한 영상 이미지의 압축을 위한 새로운 국제 표준이다. 본 논문에서는 H.264/AVC에 존재하는 디블록킹 필터의 효율적인 아키텍처를 제안한다. 이웃한 $4{\times}4$ 블록사이의 데이터 종속성 을 이용하여 메모리의 사용량을 줄이고, 디블록킹 필터처리의 쓰루풋을 향상시켰다. 본 논문에서 설계된 디블록킹 필터는 매크로블록 내에서는 수평 필터링과 수직 필터링을 파이프라인 방식으로 수행하고, 매크로블록 간에는 겹침 방식을 채용함으로써 병렬성을 한층 향상시켰다. 구현 결과는 기존의 디블록킹 필터와 비교할 때 1.95에서 4.73배까지 성능을 향상시키는 것으로 나타났다. 따라서 본 논문에서 제안한 디블록킹 필터의 아키텍처는 고해상도 비디오 응용에서 실시간으로 디블록킹을 수행할 수 있을 것으로 예견된다.

• 한국정보통신학회논문지
• /
• 제11권4호
• /
• pp.766-772
• /
• 2007

H.264/AVC는 블록킹 현상을 제거하기 위해 디블록킹 필터를 채용한 영상 이미지의 압축을 위한 새로운 국제 표준이다. 본 논문에서는 H.264/AVC에 존재하는 디블록킹 필터의 효율적인 아키텍처를 제안한다. 이웃한 $4{\times}4$ 블록사이의 데이터 종속성을 이용하여 메모리의 사용량을 줄이고, 디블록킹 필터 처리의 쓰루풋을 향상시켰다. 수평 필터링과 수직 필터링을 병렬로 수행함으로써 기존의 디블록킹 필터와 비교할 때 1.75에서 4.23배까지 성능을 향상시켰다. 따라서 본 논문에서 제안한 아키텍처는 고해상도 비디오 응용의 실시간 디블록킹을 수행할 수 있을 것으로 예견된다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2011년도 추계학술대회
• /
• pp.328-330
• /
• 2011

본 논문에서는 OpenMP를 이용하여 HEVC 복호화기의 디블록킹 필터를 병렬화하는 것을 제안한다. 본 논문에서는 HEVC 디블록킹 필터를 병렬화하기 위하여 슬라이스를 병렬 처리가 가능한 코어의 개수만큼의 영역으로 균등하게 분할 한 후 각 영역에 코어를 할당하였다. 각 영역에 할당된 코어들은 자신의 영역 내의 LCU에 대해서 순차 주사 순으로 필터링을 수행하는데, 먼저 영역 내의 모든 LCU에 대하여 수평방향으로 필터링을 수행한다. 이러한 수평방향 필터링이 완료된 후 동일한 영역에 대하여 다시 수직 방향으로 필터링을 수행한다. 본 논문에서 제안하는 OpenMP를 이용한 HEVC 디블록킹 필터 병렬화를 통하여 4-Core 환경에서 복호화기에서 디블록킹 필터링의 수행 시간을 약 2.51배 감소 시켰다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2015년도 하계학술대회
• /
• pp.464-465
• /
• 2015

본 논문은 HEVC(High Efficiency Video Coding) 기반의 3차원 비디오 부호기에서 깊이 비디오 부호화의 효율 증대를 위한 디블록킹 필터(deblocking filter)를 제안한다. 디블록킹 필터는 블록 왜곡(blocking artifact)을 보정하기 위한 필터인데 원래 색상 영상의 특성에 맞게 설계되어서 비슷한 목적을 지닌 SAO(Sample Adaptive Offset)와 더불어 기존 방법의 깊이 비디오 부호화에서는 사용되지 않는다. 제안 방법은 디블록킹 필터의 사전 실험 통계에 기반하여 기여도가 낮은 normal 필터를 제외시킨다. 또한, 깊이 비디오의 특성을 고려하여 임펄스 응답(impulse response)를 변형하였다. 이 변형된 디블록킹 필터를 깊이 비디오 부호화에만 적용하고 색상 비디오 부호화에는 기존 디블록킹 필터를 사용하였다. 3D-HTM(HEVC Test Model) 13.0 참조 소프트웨어에 구현하여 실험한 결과, 기존 방법에 비해 깊이 비디오 부호화 성능이 5.2% 향상되었다. 색상-깊이 비디오 간 참조가 있기 때문에 변형된 깊이 비디오 부호화가 색상 비디오 부호화 효율에 영향을 끼칠 수도 있지만 실험 결과 색상 비디오 부호화 성능은 유지되었다. 따라서 제안 방법은 성공적으로 깊이 비디오 부호화의 효율을 증대시켰다.

• 대한전자공학회논문지SP
• /
• 제48권2호
• /
• pp.41-52
• /
• 2011

H.264/AVC의 디블록킹 필터는 복호화기 전체의 계산 복잡도 중 큰 비중을 차지하기 때문에, H.264/AVC 복호화기의 실시간 구현을 위해서는 디블록킹 필터의 계산 복잡도를 줄이는 것이 매우 중요하다. 디블록킹 필터의 계산 복잡도가 높은 이유는 여러 단계의 조건 분기문이 많고 메모리 접근이 자주 일어나기 때문이다. 따라서, 본 논문에서는 분기문과 메모리 접근을 최소화하는 디블록킹 필터의 구조를 제안하고, 필터 연산의 병렬화를 위해 소프트웨어 파이프라이닝이 가능하도록 하는 최적화 방법을 제안한다. 제안하는 방법은 TMS320C64x+ 계열의 DSP의 TMS320DM6467 EVM 보드에 구현하여 최적화를 진행하였다. 실험 결과, 최적화된 디블록킹 필터는 FFmpeg의 디블록킹 필터와 비교하였을 때 평균 약 46%의 사이클이 감소되었다.

• 한국정보통신학회논문지
• /
• 제21권3호
• /
• pp.585-593
• /
• 2017

본 논문에서는 모바일 시스템을 위한 저전력 HEVC(High Efficiency Video Coding) 루프 내 필터의 디블록킹 필터 하드웨어 구조를 제안한다. HEVC의 디블록킹 필터는 영상압축 시 발생한 블록화 현상을 제거한다. 현재 다양한 모바일 시스템에서 UHD 영상 서비스를 지원하지만 전력 소모가 높은 단점이 있다. 제안하는 저전력 디블록킹 필터 하드웨어 구조는 필터를 적용하지 않을 때 내부 모듈에 클록을 차단하여 전력 소모를 최소화 하였다. 또한, 낮은 동작 주파수에서 높은 처리량을 위해 4개의 병렬 필터 구조를 가지며, 각 필터는 4단 파이프라인으로 구현하였다. 제안하는 디블록킹 필터 하드웨어 구조는 65nm CMOS 표준 셀 라이브러리를 사용하여 합성한 결과 약 52.13K개의 게이트로 구현되었다. 또한, 110MHz의 동작 주파수에서 8K@84fps의 실시간 처리가 가능하며, 동작 전력은 6.7mW이다.

• 대한전자공학회논문지SD
• /
• 제43권1호
• /
• pp.79-84
• /
• 2006

본 논문에서는 저전력 휴대 멀티미디어 SoC를 위한 새로운 H.264 디블록킹 필터를 제안하였다. H.264 디블록킹 필터는 처리되는 화소값의 차이가 어떤 특정 조건을 만족하면 필터링의 일부 또는 전부를 수행하지 않아도 된다. 더욱이 양자화 계수값이 16 미만일 때에는 필터링 전체를 수행하지 않아도 된다. 이러한 특성을 이용하면 동작중에 디블록킹 필터 전체 또는 일부분을 가동 중단시킴으로서 전력 소모를 크게 줄일 수 있다. 제안하는 디블록킹 필터는 간단한 제어 회로를 사용하여 블록의 일부 또는 전부를 가동 중단시킬 수 있으며, 단일 하드웨어로 수평방향 필터링과 수직방향 필터링을 동시에 수행할 수 있다. 제안하는 저전력 디블록킹 필터는 $0.35{\mu}m$ 표준 셀 라이브러리 공정을 사용하여 실리콘 칩으로 구현되었다. 게이트 수는 약 20,000 게이트, 최대 동작 주파수는 108MHz, 최대 처리능력은 CCIR601 형식에서 30 frame/s이다.

• 전기전자학회논문지
• /
• 제17권4호
• /
• pp.418-427
• /
• 2013

본 논문에서는 H.264/AVC 비디오 코덱용 디블록킹 필터의 병렬 알고리즘을 제안한다. 디블록킹 필터는 BS(boundary strength)에 따라 다른 필터 연산을 수행하며, 각 필터 연산은 다양한 조건 연산을 필요로 한다. 또한 각 경계면의 연산 순서가 정해져 있기 때문에 병렬 처리가 쉽지 않다. 본 논문에서 제안하는 디블록킹 필터 알고리즘은 최근에 소개된 1-D CGRA (coarse grained reconfigurable architecture)인 PRAGRAM (pipelined reconfigurable arrays with assistant manager groups)에서 처리된다. 디블록킹 필터 연산은 PRAGRAM의 단방향 파이프라인 PE 배열 구조를 이용하여 각 필터 연산을 고속으로 수행하고, dynamic reconfiguration 및 conditional reconfiguration을 이용하여 필터 선택과 조건 연산을 효율적으로 처리한다. 디블록킹 필터의 병렬 알고리즘은 매크로블록 당 225 사이클을 소요한다. 이는 동작주파수 150 MHz에서 full HD급 영상을 처리할 수 있는 성능이다.