• Title/Summary/Keyword: 두께분포

Search Result 1,256, Processing Time 0.039 seconds

Drain Induced Barrier Lowering of Asymmetric Double Gate MOSFET for Channel Doping Profile (비대칭 DGMOSFET의 도핑분포함수에 따른 DIBL)

  • Jung, Hakkee
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.19 no.11
    • /
    • pp.2643-2648
    • /
    • 2015
  • This paper analyzes the phenomenon of drain induced barrier lowering(DIBL) for doping profiles in channel of asymmetric double gate(DG) MOSFET. The DIBL, the important short channel effect, is described as lowering of source barrier height by drain voltage. The analytical potential distribution is derived from Poisson's equation to analyze the DIBL, and the DIBL is observed according to the change of doping profile to influence on potential distribution. As a results, the DIBL is significantly influenced by projected range and standard projected deviation, the variables of channel doping profiles. The change of DIBL shows greatly in the range of high doping concentration such as $10^{18}/cm^3$. The DIBL increases with decrease of channel length and increase of channel thickness, and with increase of bottom gate voltage and top/bottom gate oxide film thickness.

Analysis of Subthreshold Current Deviation for Gate Oxide Thickness of Double Gate MOSFET (게이트 산화막 두께에 따른 이중게이트 MOSFET의 문턱전압이하 전류 변화 분석)

  • Jung, Hakkee;Jeong, Dongsoo;Lee, Jong-In;Kwon, Oshin
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2013.05a
    • /
    • pp.762-765
    • /
    • 2013
  • This paper analyzed the change of subthreshold current for gate oxide thickness of double gate(DG) MOSFET. Poisson's equation had been used to analyze the potential distribution in channel, and Gaussian function had been used as carrier distribution. The potential distribution was obtained as the analytical function of channel dimension, using the boundary condition. The subthreshold current had been analyzed for gate oxide thickness, and projected range and standard projected deviation of Gaussian function. Since this analytical potential model was verified in the previous papers, we used this model to analyze the subthreshold current. Resultly, we know the subthreshold current was influenced on parameters of Gaussian function and gate oxide thickness for DGMOSFET.

  • PDF

Analysis of Threshold Voltage for Symmetric and Asymmetric Oxide Structure of Double Gate MOSFET (이중게이트 MOSFET의 대칭 및 비대칭 산화막 구조에 대한 문턱전압 분석)

  • Jung, Hakkee
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.18 no.12
    • /
    • pp.2939-2945
    • /
    • 2014
  • This paper has analyzed the change of threshold voltage for oxide structure of symmetric and asymmetric double gate(DG) MOSFET. The asymmetric DGMOSFET can be fabricated with different top and bottom gate oxide thickness, while the symmetric DGMOSFET has the same top and bottom gate oxide thickness. Therefore optimum threshold voltage is considered for top and bottom gate oxide thickness of asymmetric DGMOSFET, compared with the threshold voltage of symmetric DGMOSFET. To obtain the threshold voltage, the analytical potential distribution is derived from Possion's equation, and Gaussian distribution function is used as doping profile. We investigate for bottom gate voltage, channel length and thickness, and doping concentration how top and bottom gate oxide thickness influences on threshold voltage using this threshold voltage model. As a result, threshold voltage is greatly changed for oxide thickness, and we know the changing trend greatly differs with bottom gate voltage, channel length and thickness, and doping concentration.

Analysis of Threshold Voltage for Double Gate MOSFET of Symmetric and Asymmetric Oxide Structure (대칭 및 비대칭 산화막 구조의 이중게이트 MOSFET에 대한 문턱전압 분석)

  • Jung, Hakkee;Kwon, Ohshin;Jeong, Dongsoo
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2014.05a
    • /
    • pp.755-758
    • /
    • 2014
  • This paper has analyzed the change of threshold voltage for oxide structure of symmetric and asymmetric double gate(DG) MOSFET. The asymmetric DGMOSFET can be fabricated with different top and bottom gate oxide thickness, while the symmetric DGMOSFET has the same top and bottom gate oxide thickness. Therefore optimum threshold voltage is considered for top and bottom gate oxide thickness of asymmetric DGMOSFET, compared with the threshold voltage of symmetric DGMOSFET. To obtain the threshold voltage, the analytical potential distribution is derived from Possion's equation, and Gaussian distribution function is used as doping profile. We investigate for bottom gate voltage, channel length and thickness, and doping concentration how top and bottom gate oxide thickness influences on threshold voltage using this threshold voltage model. As a result, threshold voltage is greatly changed for oxide thickness, and we know the changing trend very differs with bottom gate voltage, channel length and thickness, and doping concentration.

  • PDF

Carrier Distribution in Non-uniform Thickness Quantum Well (불균일 두께를 가지는 양자 우물 구조의 캐리어 분포 특성)

  • Park, Yoon-Ho;Kang, Byung-Kwon;Lee, Seok;Woo, Duk-Ha;Kim, Sun-Ho
    • Proceedings of the Optical Society of Korea Conference
    • /
    • 2000.08a
    • /
    • pp.32-33
    • /
    • 2000
  • 최근 다른 두께로 조합된 양자 우물 구조를 이용한 연구가 다음과 같이 각각 다른 목적으로 진행되고 있다. 이러한 불균일 양자 우물 구조는 주로 광대역폭 반도체 광 증폭기를 위한 구조$^{l),2)}$ 광대역폭 Superluminescent Diode에 적용하기 위한 구조, $^{3)}$ 광대역폭 및 온도 비의존성 면발광 레이저를 위한 구조$^{4)}$ 로 이용되고 있으며 10여년 전에는 파장 조절 및 파장 스위칭을 위한 구조로 연구되었다.$^{5).6)}$ 이들 소자의 실현을 위해 우선 불균일 양자 우물 구조의 특성을 알아볼 필요가 있다. 본 연구에서 사용한 양자 우물 구조는 그림 1과 같이 각 양자 우물의 두께가 다르게 분포되어 있다. 그리고 이 구조를 CBE로 성장하고 릿지형 반도체 레이저를 제작하여 공진기 길이와 주입전류에 따른 발광 파장 특성으로부터 불균일 양자 우물 구조에서의 캐리어 분포 특성을 유추하였다. (중략)

  • PDF

Analysis of Subthreshold Swing for Channel Length of Asymmetric Double Gate MOSFET (비대칭 DGMOSFET의 채널길이에 대한 문턱전압이하 스윙 분석)

  • Jung, Hakkee;Lee, Jongin;Cheong, Dongsoo
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2014.10a
    • /
    • pp.745-748
    • /
    • 2014
  • 본 연구에서는 비대칭 이중게이트(double gate; DG) MOSFET의 채널길이에 대한 문턱전압이하 스윙의 변화에 대하여 분석하였다. 문턱전압이하 스윙은 트랜지스터의 디지털특성을 결정하는 중요한 요소로서 채널길이가 감소하면 특성이 저하되는 문제가 나타나고 있다. 이러한 문제를 해결하기 위하여 개발된 DGMOSFET의 문턱전압이하 스윙의 채널길이에 대한 변화를 채널두께, 산화막두께, 상하단 게이트 전압 및 도핑농도 등에 따라 조사하고자 한다. 특히 하단 게이트 구조를 상단과 달리 제작할 수 있는 비대칭 DGMOSFET에 대하여 문턱전압이하 스윙을 분석함으로써 하단 게이트 전압 및 하단 산화막 두께 등에 대하여 자세히 관찰하였다. 문턱전압이하 스윙의 해석학적 모델을 구하기 위하여 포아송방정식에서 해석학적 전위분포모델을 유도하였으며 도핑분포함수는 가우스분포함수를 사용하였다. 결과적으로 문턱전압이하 스윙은 상하단 게이트 전압 및 채널도핑농도 그리고 채널의 크기에 매우 민감하게 변화하고 있다는 것을 알 수 있었다.

  • PDF

Study on the Electric Property of multilayered $BaTiO_3$ thin film using t Reliability test (절연 신뢰성 평가를 이용한 다층구조 $BaTiO_3$ 박막의 전기적 특성 평가)

  • Oh, Jeong-Hoon;Kim, Young-Sik;Lee, Yun-Hi;Park, Chang-Yun;Oh, Myung-Hwan
    • Proceedings of the KIEE Conference
    • /
    • 1997.07d
    • /
    • pp.1232-1235
    • /
    • 1997
  • 서로 다른 두께를 가진 다층구조 $BaTiO_3$ 박막의 절연신뢰성을 time-zero dielectric breakdown (TZDB) 기법과 time-dependent dielectric breakdown (TDDB) 기법을 사용하여 평가하였으며 통계적 방법을 이용하여 그 결과를 분석하였다. 다층구조 $BaTiO_3$ 박막은 rf-magnetron sputtering 방법으로 ITO가 코팅된 유리기판 위에 형성되었다 TZDB 측정 결과, 박막의 두께가 증가 할수록 최고 빈도수를 보이는 항복전기장의 세기는 낮아지는 것으로 확인되었으며, 두께에 따라 다른 항전기장의 분포를 보였다. TDDB 결과로부터 박막의 두께 증가에 파라 안정적인 시간거동 특성이 확인되었으며 이것은 항전기장의 분포 특성과 관계가 있는 것으로 보인다.

  • PDF

Shielding Analysis of the material and thickness of syringe shield in diagnostic radiopharmaceutical injection (진단용 방사성 의약품 주사 시 차폐기구의 재질 및 두께 분석)

  • Cho, Yong-In;Kim, Chang-Soo;Kang, Se-Sik;Kim, Jung-Hoon
    • Proceedings of the Korea Contents Association Conference
    • /
    • 2015.05a
    • /
    • pp.175-176
    • /
    • 2015
  • 몬테카를로 기법을 기반으로 한 모의실험을 통해 방사성 핵종별 주사기 차폐기구의 재질 및 두께에 대한 차폐분석 결과, 텅스텐, 납, 비스무스 경우 가장 높은 차폐효과를 보였다. 그러나 $^{18}F$ 선원의 경우, 차폐두께가 낮은 영역에서 저 원자번호 재질보다 더 높은 에너지를 나타냈으나, 이후 증가된 차폐두께에서는 더 낮은 에너지 분포를 나타냈다. 그 외 재질의 경우 구리, 철, 스테인리스 강, 황산바륨의 순서로 에너지가 낮은 분포를 나타냈고, 알루미늄, 플라스틱, 콘크리트, 물의 경우 핵종별로 각기 다른 양상을 나타냈으며, 상대적으로 감마선의 투과의 증가로 인해 전체적으로 차폐효과가 떨어지는 것으로 나타냈다.

  • PDF

A Study on the Shape and Thickness Optimizations of Shells Using CAGD through Minimization of Strain Energy with Volume Constraint (CAGD를 사용한 쉘의 형상 및 두께 최적화에 관한 연구 (부피 제약조건을 사용한 변형에너지의 최소화))

  • 이상진;한상을
    • Journal of the Computational Structural Engineering Institute of Korea
    • /
    • v.12 no.4
    • /
    • pp.551-561
    • /
    • 1999
  • 본 논문에서는 쉘 최적화에 대한 연구 결과를 기술하였다. 본 연구의 주목적은 쉘 구조물의 최적형상과 두께 분포를 찾는데 있다. 쉘의 변형에너지를 목적함수로 사용하고 초기 쉘의 부피를 제약조건을 고려하였다. 본 연구에서는 Computer-Aided Geometric Design (CAGD) 기법을 이용하여 쉘의 형상과 그 두께 분포를 표현하였고 쉘의 변형에너지를 측정하기 위해서 가변형 도를 채용한 퇴화 쉘 요소(Degenerated Shell Element)를 도입하였다. 최적 값을 구하기 위해서 세 가지 수학적 프로그래밍 기법을 제공하는 프로그램 DOT를 사용하였다. 마지막으로 새로이 개발된 쉘 최적화시스템의 효율성을 최적화예제로써 증명하였다.

  • PDF

Predicting electrodeposition thickness distribution by placing panel on PCB panel (PCB panel 도금에서 panel 위치에 따른 도금 두께 분포 예측)

  • Hwang, Yang-Jin;Park, Yong-Ho;Lee, Gyu-Hwan
    • Proceedings of the Korean Institute of Surface Engineering Conference
    • /
    • 2011.05a
    • /
    • pp.54-54
    • /
    • 2011
  • 금속의 원자재 가격 상승으로 인하여 도금산업에서는 도금두께 균일도에 대한 정밀도를 더욱 요구하게 되었다. 특히, PCB(Printed Circuit Board) 산업에서는 초소형, 고밀집 제품이 주를 이루고 있기 때문에 도금두께를 정밀하게 제어하기에는 어려움이 따른다. 이에 PCB panel 제품에 대한 도금두께를 정밀하게 제어하기 위해 시뮬레이션을 이용하여 차폐판을 최적 설계하였다. 시뮬레이션의 정확도를 향상시키기 위하여 RDE(Rotaing Disk Electrode) 시스템을 사용하여 도금용액에 대한 전기화학 분석을 진행하였다. 27인치 PCB 제품에 대하여 차폐판을 적용한 결과, 기존에 비해 전류밀도분포 균일도가 약 20% 정도 향상되었다.

  • PDF