• 전자공학회논문지
• /
• 제52권9호
• /
• pp.45-53
• /
• 2015

적응적 가중치 윈도우 알고리즘은 기존의 지역적 정합방법의 단점인 낮은 정합률을 보완하면서 전역적 방법에 비하여 실시간 하드웨어 설계가 용이하다는 장점을 갖고 있다. 본 논문에서는 객체를 분리하는데 더 유리한 지오데식 가중치 윈도우 알고리즘을 사용하여 실시간 처리가 가능한 시스템을 설계하였다. 효율적인 하드웨어 설계와 처리 효율을 높이기 위해 데이터 의존성에 따른 스케줄링을 분석하였고 계산시간이 가장 긴 가중치 계산을 기준으로 계산 단계를 최소화하여 병렬 처리를 적용하였다. 지수함수 연산은 에러분석을 기반으로 계단(step) 함수로 구현하여 하드웨어 자원을 줄이고 설계 효율을 높였다. 설계한 시스템은 verilogHDL로 설계되었으며 동부하이텍 0.18um 라이브러리를 사용하여 Synopsis를 통해 합성하였고 츠쿠바 영상을 기준으로 2.22%의 에러율과 260MHz(25fps)의 최대 동작주파수, 182K 게이트의 하드웨어 자원을 사용한다.

• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.103-109
• /
• 2007

본 논문은 최근에 많이 연구되고 있는 PLL 기반의 fractional-N 주파수 합성기에 관하여 SIMULINK 및 Verilog-a를 사용하여 모델링하는 방법론에 대하여 설명한다. 전통적으로 PLL 설계에 적용되는 바텀-업(bottom-up) 방식의 트랜지스터 레벨설계와 함께 탑-다운(top-down) 방식의 설계를 병행하여 적용함으로써 트랜지스터 레벨의 회로설계에 걸리는 시간을 크게 절약하고 SoC의 IP로서 아날로그 부분과 디지털부분이 같이 검증될 수 있는 방안을 고려하고자 한다. 이를 위하여 시스템의 동작여부를 빠르게 파악하고 top level에서의 검증이 용이한 SIMULINK 모델링과 트랜지스터 레벨과의 호환을 통해 블록 단위의 검증이 가능한 Verilog-a 모델링의 비교를 수행함으로서 효과적인 설계 방법을 제시한다.

• 전자공학회논문지
• /
• 제54권7호
• /
• pp.29-35
• /
• 2017

본 논문에서는 고속 데이터 전송을 위해 orthogonal frequency division multiplexing (OFDM) 시스템에 적용 가능한 고속 fast Fourier transform (FFT) 프로세서를 제안하였다. 제안하는 FFT 프로제서는 높은 처리율을 만족하기 위해 mixed-radix 알고리즘과 8개의 병렬 경로를 가지는 multipath delay commutator (MDC) 파이프라인 구조를 채택하였다. 하드웨어 복잡도를 줄이기 위해서 새로운 스케줄링 기법들을 적용하여 twiddle factor 연산을 위한 read-only memories (ROM)의 크기를 줄이는 구조와 복소 상수 곱셈기의 수를 줄이는 구조를 제안한다. 제안하는 구조는 지연 소자와 연산 사이클의 증가 없이 하드웨어 복잡도를 줄일 수 있다. 또한, IEEE 802.11 ac/ad와 같은 고속 OFDM 시스템을 위해 64/128/256/512-포인트 FFT 연산이 가능하다. 제안하는 FFT 프로세서는 Verilog-HDL로 모델링하여 Samsung 65nm 공정 라이브러리로 합성하여 0.36mm2의 면적과 330MHz의 동작 주파수에서 2.64 GSample/s를 보이고 있다.

• 전기전자학회논문지
• /
• 제19권1호
• /
• pp.1-9
• /
• 2015

본 논문은 4K-UHD 영상 크기를 지원하는 실시간 통합 복호기용 부화소 보간 회로를 제안한다. 제안하는 통합부화소 보간 회로는 H.264, MPEG-4, VC-1과 새로운 동영상 압축 표준인 HEVC를 지원한다. 회로의 면적을 줄이기 위해 각 표준에 해당하는 보간 알고리즘의 공통되는 부분을 공유하였다. 또한 회로의 저면적과 성능의 최적화를 위해 중간 버퍼를 효율적으로 사용하였다. 제안하는 통합 부화소 보간 회로를 130nm 표준 셀 라이브러리를 이용하여 합성한 결과, 회로의 크기는 122,564 게이트이고, 최대 동작 주파수 200MHz에서 4K-UHD 영상을 초당 35~86 프레임 속도로 처리한다. 따라서 제안하는 회로는 4K-UHD 영상을 실시간으로 처리할 수 있다.

• 전기전자학회논문지
• /
• 제14권1호
• /
• pp.1-7
• /
• 2010

본 논문은 디스플레이포트 v1.1a 표준에 적합한 AUX(Auxiliary) 채널 구현에 대한 논문이다. 디스플레이포트는 영상 및 음성을 전달하기 하기 위해 메인 링크, AUX 채널, 핫 플러그 검출 라인을 사용한다. 등시적 전송 서비스를 제공하기 위해서 소스 디바이스는 메인 링크를 통해 전달될 영상 및 음성 신호를 특정 형태로 변환하여 재구성하고 싱크 디바이스로 전달한다. AUX 채널은 메인 링크를 구성하고 유지하기 위해 링크 서비스를 제공한다. 그리고 디스플레이 장치가 소스 디바이스에서 전송된 데이터를 정상적으로 나타낼 수 있는지 파악하기 위해 디바이스 서비스를 제공한다. 핫 플러그 검출 라인은 두 디바이스간의 연결을 확인하기 위해서 사용한다. 본 논문은 AUX 채널 구현을 목표로 설계하였으며 설계된 시스템은 SoC Master3를 이용하여 검증을 수행하였다. 합성 툴은 Xilinx ISE 9.2i를 사용하여 3315개의 LUTs와 1466개의 Flip Flops을 사용하였고 최대 168.782MHz 동작 속도의 결과를 얻었다.

• 한국전자파학회논문지
• /
• 제28권10호
• /
• pp.761-768
• /
• 2017

본 논문에서는 안전한 전파 환경의 구현과 전자파적합성(Electromagnetic Compatibility: EMC) 문제를 해결하기 위한 초광대역 로그주기 다이폴 안테나의 소형화를 연구하였다. 또한 고주파 대역에서 신호 대 잡음비를 개선하기 위해 안테나에 발룬(balun)을 부착하여 차동 모드인 안테나와 단일 모드인 동축 케이블의 동작을 안정화 하였다. 제안한 안테나의 소형화와 대역을 증가시키기 위해 4 GHz 이하의 공진 주파수 대역에는 fat 다이폴 구조를 사용했으며, 4 GHz 초과의 공진 주파수 대역에서는 일반적인 다이폴 형태를 사용하였다. 제안한 안테나의 대역폭은 0.6~8.0 GHz이고, 비 대역폭이 12.3 : 1이다. 측정된 최대 이득은 5.7~9.1 dBi을 나타내며, 반 전력 빔폭은 $29.4^{\circ}{\sim}100.2^{\circ}$인 지향성 안테나이다.

• 한국멀티미디어학회논문지
• /
• 제16권4호
• /
• pp.483-492
• /
• 2013

SURF는 영상의 특징점을 추출하고 서술자를 생성하는 알고리즘으로 객체인식 및 추적, 파노라마 이미지 생성 등 여러 영상처리 시스템에 응용되고 있다. SURF 알고리즘은 영상의 크기, 회전, 시점 등의 변화에 강인한 특징을 갖지만 복잡하고 반복적인 연산이 많아 실시간 처리가 어렵다. 실제 PC(Pentium, 3.3GHz) 환경에서 1000개 정도의 특징점이 추출되는 VGA($640{\times}480$) 해상도의 영상을 이용하여 실험한 결과 특징점 추출 및 서술자 생성에 총 240ms 이상이 걸려 약 4frame/sec로 실시간 처리가 불가능한 것을 확인하였다. 본 논문에서는 SURF 알고리즘의 메모리 접근 패턴을 분석하여 라인 메모리를 효율적으로 구성해 메모리 사용을 최소화하고 반복적으로 수행되는 연산을 병렬처리 하는 방법으로 하드웨어를 설계하였다. 하드웨어 설계 검증 결과 Xilinx사의 Virtex5LX330 FPGA를 타겟으로 합성 시 101,348LUTs(66%)와 1,367KB의 내부 메모리를 사용하고, 100MHz 동작 클록에서 30 frame/sec로 실시간 처리가 가능함을 볼 수 있었다.

• 한국항행학회논문지
• /
• 제22권5호
• /
• pp.429-435
• /
• 2018

레이다 시스템의 경우, 타겟의 거리와 속도를 추출하기 위해 FFT (fast Fourier transform) 연산이 필수적으로 요구되며, 실시간 구현을 위해 고속으로 동작하는 FFT 프로세서의 설계가 필요하다. 고속 FFT 프로세서를 위한 하드웨어 구조로 완전 셔플 네트워크 (perfect shuffle network) 구조가 적합하며, 특히 초고속 연산을 위해 radix-4 기반의 이중 완전 셔플 네트워크 (twice perfect shuffle network) 구조가 가장 적절하고 볼 수 있다. 더불어, 다양한 속도 해상도를 요구하는 레이다 응용을 고려할 때, FFT 프로세서는 가변길이 FFT 연산을 지원할 필요가 있다. 이에 본 논문에서는 8~1024 포인트의 가변 길이 연산을 지원하는 이중 완전 셔플 네트워크 기반의 FFT 알고리즘을 제안하였으며, 이의 하드웨어 구조 설계 및 구현 결과를 제시한다. 제안된 FFT 프로세서는 HDL (hardware description language)을 활용하여 RTL (register transfer level) 설계가 수행되었으며, $0.65{\mu}m$ CMOS 공정을 활용하여 논리 합성한 결과, 총 3,293K개의 논리 게이트로 구현 가능함을 확인 할 수 있었다.

• 방송공학회논문지
• /
• 제25권5호
• /
• pp.655-664
• /
• 2020

자유시점 영상합성기술은 MPEG-I(Immersive) 표준에서 중요한 기술 중 하나이다. 현재 MPEG-I에서 개발하여 사용하는 RVS (Reference View Synthesizer) 프로그램은 다수의 시점의 컬러영상과 깊이영상을 바탕으로 임의시점의 영상을 생성하는 DIBR (Depth Information-Based Rendering) 프로그램이다. RVS는 기존의 DIBR이 갖는 깊이정보 전달의 문제를 컴퓨터 그래픽스의 메쉬 표면 방식으로 접근하여 이전 화소방식에 비하여 2.5dB 이상의 성능향상을 보이며 OpenGL을 사용하면 CPU에서 동작하는 코드보다 10배 이상의 속도를 보인다. 그러나 여전히 2개의 2k 해상도 입력 영상에서 0.75fps 정도의 비실시간 처리속도를 보인다. 본 논문에서는 현 RVS의 내부 구현을 분석하고 이를 바탕으로 1) OpenGL 버퍼와 텍스쳐 객체의 재사용 2) 파일 입출력과 OpenGL 실행의 병렬화 3) GPU 셰이더 프로그램과 버퍼 데이터 전송의 병렬화를 적용하였다. 그 결과 두 개의 2k 해상도 입력 영상의 처리속도를 34배 이상 가속하여 22-28fps의 실시간 성능을 확보하였다.

• 정보처리학회논문지C
• /
• 제11C권7호
• /
• pp.937-950
• /
• 2004

본 논문에서는 프로토콜 조합 및 서비스 참조 기법을 지원하는 Customizable Architecture for Flexible Execution Environment(CAFEs) 실행환경을 실제 및 구현한다. CAFEs 실행환경은 프로토콜 및 서비스 소프트웨어의 재사용성을 높이기 위하여 기존 프로토콜의 기능 또는 알고리즘을 구현한 마이크로 프로토콜과 기존 응용과 호환하고 액티브 네트워크 서비스를 배포하기 위한 수단으로 동작하는 액티브 서비스라는 새로운 개념을 제시한다. 제안된 액티브 네트워크 실행환경은 기능에 따라 세 부분으로 설계되어 있다. 첫째, 가상 네트워크 시스템은 기존의 다양한 프로토콜 계층을 기반으로 가상 네트워크 채널을 형성하고 이를 바탕으로 액티브 노드를 연결한다. 둘째, 프로토콜 및 서비스 관리자는 마이크로 프로토콜 및 액티브 서비스를 합성함으로써 새로운 프로토콜과 서비스를 제공하는 역할을 담당한다. 마지막으로 이벤트 엔진은 이벤트 위임 모델을 사용하여 서비스에 존재하는 컴보넌트의 상태전이를 자동으로 감지한다. 그리고 개발된 CAFEs 실행환경을 검증하기 위하여 무선 인터넷 환경에서 사용자 단말에 적합한 웹 컨텐츠를 전달하기 위한 실험을 수행하여 가용성을 확보하였다.