• 한국통신학회논문지
• /
• 제25권7B호
• /
• pp.1236-1243
• /
• 2000

본 논문은 LAN의 대역폭을 증가 시키기 위하여, 여러 개의 링크를 논리적인 하나의 링크처럼 동작하도록 하는 다중링크통함(link aggregation)기술에 대한 것이다. 우리는 망 구성에 따라 이 기술의 동작방식이 상이함에 착안하여, 두 가지의 새로운 프레임 분배방식을 제안하고 SIMULA를 이용한 모의실험으로 성능을 분석하였다. 먼저, LAN스위치와 스위치간에 적용 가능한 동적 프로엠 분배방식을 제안하였다. 이 방식은 특정 포트로 집중되는 프레임들을 분산시키기 위하여 가장 이용율이 낮은 링크를 동적으로 추가하는 것으로서, 링크 추가시 프레임들의 전달순서를 지킬 수 있도록 특별한 플러쉬 버퍼를 사용하였다. 모의실험 결과, 프러임간의 순서가 유지되면서도 스위치의 내부 버퍼에서의 프레임 폐기율이 기존 방식에 비해 감소됨을 확인하였다. 그리고, 단말과 단말간에 다중링크가 사용된 경우, 수신된 프레임들 간의 순서 뒤바뀜 문제에 대한 해결책으로 패딩 방법과, 태깅 방법, 프레임 분할 방식 등의 세가지으 프레임 분배방식을 제안하고 성능을 분석하였다. 이러한 세가지 방법 중에서 프레임 분할방식이 가장 성능면에서 우수함이 모의실험결과\ulcorner서 알 수 있지만, 패딘 방식도 구현관점에서 장점이 있다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 하계학술대회 논문집
• /
• pp.234-235
• /
• 2010

본 논문에서는 시간 분할 제어방식을 적용한 PDP 전원-구동 통합 시스템을 제안하였다. 제안 시스템은 하나의 전력변환회로를 시간에 따라 다르게 동작시킴으로써, 전원공급기능과 무효전력회수기능을 수행한다. 따라서 기존 방식인 전원회로와 구동회로를 별개로 사용하는 것에 비해 소자수 및 부피를 줄일 수 있으므로 저가형에 매우 적합하다. 본 논문에서는 기존 및 제안 시스템의 비교 분석과 실험을 통하여 제안 시스템의 특징 및 동작을 검증한다.

• 한국정보과학회 언어공학연구회:학술대회논문집(한글 및 한국어 정보처리)
• /
• 한국정보과학회언어공학연구회 2002년도 제14회 한글 및 한국어 정보처리 학술대회
• /
• pp.139-146
• /
• 2002

본 논문에서는 한국어의 대등접속의 구문분석 문제를 다룬다. 이를 전체 문장의 구문분석 기법에 기반하도록 하여, 문장 전체에 대한 분석 결과를 가장 좋게 하는 대등접속 구조가 선정되도록 하였다. 본 기법의 특징으로는 구간 분할 기법에 기반하여 대등접속 구조 후보의 수의 감소가 가능하게 되기 때문에 구문분석의 안정화를 얻게 되었다. 또한 전체 구문분석기에서 한 부품으로 동작함으로써 전체 문장 구조가 올바른 대등구조를 선택할 수 있게 되어, 보다 전역적인 정보의 이용에 의한 분석이 되었다. 선접속부와 후접속부 간의 구조 및 어휘적 유사성, 평행연결의 이용 등은 본 기법의 또 다른 특징으로 볼 수 있다. 실험결과 정상적인 문장의 대등접속에 대한 분석에서 매우 효과적으로 동작함을 관찰하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.1205-1208
• /
• 2003

본 논문에서는 분할된 스캔을 이용한 저전력 BIST 구조를 제안한다. 제안하는 BIST는 내부 스캔 패스를 회로의 구조적인 정보와 테스트 패턴 집합의 특성에 따라 4개의 스캔 패스로 분할하고 일부 스캔 패스에만 입력패턴이 인가되도록 설계하였다. 따라서 테스트 패턴 입력 시에 스캔 패스로의 쉬프트 동작 수를 줄임으로써 회로 내부의 전체 상태천이 수를 줄일 수 있다. 또한 4개로 분할되는 스캔패스의 길이를 고려하여 각 스캔 패스에 대해 1/4의 속도로 낮춰진 테스트 클럭을 인가함으로써 전체 회로의 전력 소모를 줄일 수 있도록 하였다. ISCAS89 벤치마크 회로에 대한 실험을 통하여 제안하는 BIST 구조가 기존 BIST 구조에 비해 최대 21%까지 전력소모를 줄일 수 있음을 확인하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2005년도 춘계학술발표대회
• /
• pp.1697-1700
• /
• 2005

파일에 대한 분할과 재결합은 네트워크를 통한 대용량 파일 전송 시에 자주 사용되는 연산이다. 위 연산들은 현재 유저 레벨의 어플리케이션에 의해 제공되고 있어 동일한 데이터를 외부 장치내에서 복사하는 불필요한 동작을 수행한다. 이러한 단점을 제거하기 위해 커널 레벨의 파일 시스템에 I-node 간의 디스크 블록 재배치를 수행하는 연산을 설계하였다. 그리고 새로운 분할과 재결합 연산을 구현한 파일 시스템 시뮬레이터로 실험을 수행하여 성능을 평가하였다. 결과적으로, 64Mbytes 크기의 파일에 대해 분할 연산은 399 배, 재결합 연산은 682 배의 수행 시간 감소를 보여주었다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2001년도 하계 학술대회 논문집(KISPS SUMMER CONFERENCE 2001
• /
• pp.69-72
• /
• 2001

High-level synthesis는 주어진 동작과 면적, 성능, 전력 소모, 패키징, 테스팅 등의 주어진 제한을 만족하게 구현된 구조적 디자인을 생성한다. 즉 high-level syntehesis란 디지털 시스템의 알고리즘 레벨 서술로부터 레지스터 전달구조의 구현에 이르는 과정을 의미한다. 이러한 high-level synthesis의 과정은 컴파일, 분할, 스케줄링 등의 단계를 거쳐 디지털 시스템을 설계할 수 있다. 본 논문에서는 high-level synthesis의 단계중 분할 과정을 연구하고, 분할 알고리즘 중에서 min-cut 알고리즘과 simulated annealing 알고리즘을 사용하여 비교 분석하였다.

• 한국멀티미디어학회논문지
• /
• 제12권4호
• /
• pp.492-501
• /
• 2009

동영상에서 객체의 동작 정보는 장면의 내용을 분류하고 구분하는 중요한 정보로 이용될 수 있다. 본 논문에서는 동영상에서 객체의 동작을 효과적으로 찾기 위한 모양기반 동작 검색 방법을 제안한다. 객체의 동작 정보는 동영상 프레임에서 객체 영역을 추출하여 연속된 2차원 모양 정보로 표현되고, 각각의 2차원 모양 정보는 모양 기술자를 이용하여 1차원 모양 특정값으로 변환된다. 순서에 따라 나열된 모양 기술자 시퀀스를 이용하여 개별 동작의 분할 과정 없이 문서에서 단어를 검색하듯이 동영상에서 객체의 동작을 검색할 수 있다. MPEG-7 모양 변화 기술자와의 성능 비교 실험을 통하여 제안된 방법이 객체의 동작 정보를 보다 효과적으로 표현할 수 있으며, 동작 검색 및 분석 응용에 적용할 수 있음을 보였다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 2004년도 춘계학술발표대회 논문집 제23권 1호
• /
• pp.325-328
• /
• 2004

본 논문에서는 PAST(Projection Approximation Subspace Tracking)에 기반 한 새로운 부공간(subspace) 추적 알고리즘을 제안하고자 한다. 빠른 시분할 대상의 목표물의 방위각을 추정하는 것이 필요하다. 그러나 PAST 기법은 고속의 시분할 환경에서는 잘 동작하지 않는다 따라서 가변망각 인자를 도입하여 빠르게 변화하는 부공간의 비정재 (Nonstationary) 상태에 잘 적응시켜 PAST 성능 향상을 보고자 한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (2)
• /
• pp.373-375
• /
• 2001

본 논문에서는 연속된 프레임에서 특징점을 추출하고 특징점의 유사도를 Hough 공간에 누적하여 정확한 이동을 찾아내는 기법을 제시한다. 특징점은 예지의 시작점, 끝점, 분기점과 굴곡점을 사용한다. 정합을 위하여 특징점 주위의 평균 밝기, 굴곡점의 굴곡각을 이용하며, 물체 주위에 물체보다 특징이 강한 배경에 민감하지 않게 동작하기 위하여 Hough 공간상의 극대값들에 대하여, 분할 영역의 평균과 표준 편차를 비교함으로써 정확한 이동 경로를 산출한다. 제안하는 알고리즘을 실제 영상에 적응한 경우 배경의 특징이 매우 강한 경우 Hough 공간의 최대값을 찾는 기법이 해결할 수 없는 부분도 정확히 추적하는 결과를 보인다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 추계종합학술대회
• /
• pp.525-529
• /
• 1999

본 논문에서는 고속 FPGA 설계를 위한 논리 수준의 조합회로 합성 알고리듬을 제안한다. 제안 된 알고리듬은 회로의 지연시간을 줄이기 위해 critical path를 분할한 후 분할된 회로를 동시에 수행하는 구조의 회로를 생성한다. MCNC 표준 테스트 회로에 대한 실험에서 제안된 지연시간 최적화 알고리듬이 기존 알고리듬에 비해 지연시간이 평균 33.3 % 감소된 회로를 생성함을 보였다.