• 전자통신동향분석
• /
• 제13권1호통권49호
• /
• pp.41-51
• /
• 1998

전역 클럭을 사용하는 동기 회로 설계 기술은 설계의 단순화 및 자동화가 용이하기 때문에 현재 많이 사용하는 설계 기술이다. 그러나 다양한 기능과 고성능을 필요로 하는 대규모 시스템이나 회로 설계에서는 전역 클럭 사용으로 인한 신호 지연, 전력 소모 등이 문제로 부각되면서 비동기 회로 설계 기술이 각광을 받고 있다. 비동기 회로 설계 기술은 1940년대에 개발된 기술이지만 설계 자체가 어렵고 면적 증가 등의 단점으로 제한된 분야에서 이용되었다. 현재 이러한 단점을 극복하기 위한 연구가 회로 설계, 검증, 동기/비동기 인터페이스, 그리고 저전력 회로 등의 분야에서 많이 진행되고 있다.

• 대한전자공학회논문지TC
• /
• 제44권1호
• /
• pp.93-97
• /
• 2007

본 논문에서는 위성 DMB용 Gap Filler의 TDM-CDM변환부를 위한 클럭 생성 방안을 제안하였다. 제안된 방식은 위성으로 부터 수신되는 Ku band(12.2GHz) 대역의 TDM신호에서 복조된 프레임 동기 신호를 기반으로 신호 변환 시스템의 클럭을 공급하는 VCXO(Voltage Controlled Crystal Oscillator)를 제어하여 신호 변환부의 클럭 및 데이터 동기를 제공한다. 기존의 일반적인 클럭 동기 방식과 같은 별도의 PLL을 구성할 필요 없이 Gap Filler의 디지털 신호 변환부에 사용되는 FPGA내부에 간단히 구현될 수 있으며, 주파수 오차범위를 측정 제어할 수 있는 기능을 포함하고 있어 안정도가 높은 OCXO(Oven Controlled Crystal Oscillator)를 사용할 경우 RF부에 필요한 LO( Local Oscillator)를 위한 기준 클럭으로 사용될 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.583-586
• /
• 2004

본 논문에서는 2.4 GHz대역에서 54 MbPs 고속 데이터 전송이 가능한 IEEE 802.11g 무선 LAN 시스템에서 사용되는 변조 방식인 CCK(Complementary Code Keying)의 클럭 동기에 대해서 연구했다. 수신단에서는 잡음 또는 페이딩에 의해 클럭 주파수 오차가 발생한다. 이 주파수 오차는 클럭 타이밍 오프셋을 발생시켜 ISI(InterSymbol Intorference)의 원인이 된다. 그러므로 클럭 타이밍 오프셋을 줄이기 위해서는 트렉킹이 필요하다. 본 논문에서는 클럭 트렉킹을 위해 비동기 방식인 DLL(Delay Lock Loop)방식을 이용하여 시뮬레이션을 수행하였다. AWCN 환경과 실외 다중경로 페이딩 채널환경에 대한 지터 분산과 이에 따른 BER 성능을 비교한다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2013년도 제48차 하계학술발표논문집 21권2호
• /
• pp.69-72
• /
• 2013

본 논문은 TPSN 알고리즘의 시각 동기화 오차를 개선하기 위하여 Imote2 센서 노드의 클럭 드리프트 특성을 적용하는 개선된 TPSN 알고리즘을 제안한다. 클럭 드리프트의 원인은 주로 수정발진기에 기인한다. 본 연구에서는 온도 및 습도 등 환경 조건이 비슷할 경우에 드리프트가 크게 차이나지 않는다는 실험 결과에 따라 드리프트의 평균값을 구하고 이를 TPSN 동기화 오차 보정에 사용한다. 이때 적용되는 드리프트 특성 값은 센서 노드 설치 이전에 미리 측정하여야 한다. 실험을 통하여 본 논문에서 제안한 개선된 TPSN 알고리즘이 동기화 오차 개선에 효과적임을 확인하였다.

• 한국통신학회논문지
• /
• 제30권12A호
• /
• pp.1120-1135
• /
• 2005

본 논문에서는 120 Gb/s급 NG-SDH 시스템을 위한 망동기장치를 설계 및 구현한다. 그리고 이를 바탕으로 동기클럭 모델링을 통하며 망을 구성하고 있는 NG-SDH 노드클릭의 클럭 특성과 최대노드 수를 도출하는 방법을 제시한다.

• 한국통신학회논문지
• /
• 제26권7B호
• /
• pp.916-927
• /
• 2001

본 논문에서는 인터넷 환경에서 멀티미디어의 동기를 맞추어 주기 위하여 가상 클럭(VGC : Virtual Global Clock)을 구성하였고, 가상 클락 기반의 SRTS를 제안하여 미디어 내부 동기(sntra_synchronization)를 이루었다. 8bit/8kHz PCM-sampling 음성 신호에서 320byte를 한 프레임으로 했을 때 각 프레임에 순서 번호를 넣어서 미디어간의 동기(inter_synchronization)를 유지한다. Loop Back 방법을 이용하여 구성한 가상 클럭(VGC)은 통신이 가능한 모든 환경에 적용할 수 있다.

• 한국콘텐츠학회논문지
• /
• 제5권4호
• /
• pp.227-236
• /
• 2005

인터넷전화 이용자 체감품질을 측정함에 있어 측정시스템 간의 시간동기화가 중요하다. 현재 시스템의 시간동기를 하는 방법에는 NTP 또는 GPS를 이용하여 시간동기화를 하고 있으나 NTP 서버와 시스템간의 거리에 따른 시간적 오차, GPS로부터 수신된 데이터를 처리하는 과정에서의 지연시간, 시스템 클럭의 특성에 따라 발생하는 오차와 같은 문제로 인해 측정시스템 간의 시간동기가 어려운 실정이다. 본 논문에서는 측정데이터의 시간동기를 위해 측정시스템 간의 시간적 오차와 클럭 특성에 의해 발생되는 오차를 보정하여 신뢰성 있는 품질측정 결과를 생성하는 시간동기화 방식을 제안하고 구현하였다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.63-68
• /
• 2004

칩의 외부 클럭과 내부 클럭 사이의 스큐를 줄이기 위하여 고정밀도 동기 미러 지연 소자를 제안한다. 제안하는 동기 미러 지연 소자는 두 단계에 걸쳐서 클럭 스큐를 감소시킨다. 먼저 기존의 동기 미러 지연 소자에 의하여 동기화가 이루어진다. 그 다음, 연속 근사 레지스터에 의하여 조절되는 delay-locked loop에 의하여 세밀하게 동기화가 이루어진다. 동기화가 이루어지는데 필요한 전체 시간은 10 사이클이다. 모의 실험 결과, 제안하는 동기 미러 지연 소자는 182MHz에서 50psec의 스큐 특성을 가지며, 0.35㎛ 1-poly 4-metal CMOS 공정 하에서 3.3V의 전원 전압을 사용했을 때, 17.5mW를 소모하는 것을 알 수 있다.

• 한국통신학회논문지
• /
• 제39B권5호
• /
• pp.296-303
• /
• 2014

Reference Broadcast Synchronization (RBS)는 무선 센서 네트워크 동기화에 가장 널리 사용되는 프로토콜이다. 공통의 브로드케스트 채널이 존재할 경우 RBS는 상당히 높은 동기화 성능을 보인다. 그러나 RBS는 순간 클럭 동기화 (Instantaneous Clock Synchronization) 방식을 사용기 때문에 동기화 시간에 순간적인 시간 간격이 발생하여 시스템의 불안정을 초래할 수 있다. 또한 RBS는 패킷 손실 보상 기능이 없어 무선 채널 환경이 열악한 경우 동기화 성능의 현저한 저하를 초래할 수 있다. 본 논문에서는 RBS의 순간 클럭 동기화에 의한 문제점과 패킷 손실이 BRS 동기화에 미치는 영향에 대해서 분석한다. 이러한 문제점을 해결하기 위하여 RBS를 위한 연속 클럭 동기화 방식과 패킷 손실 보상 방식을 제안하고, 모의실험을 통하여 제안 방식의 성능향상에 대해 검증하고자 한다.

• 한국통신학회논문지
• /
• 제26권7B호
• /
• pp.989-995
• /
• 2001

흔히 전송매체와 연결되는 물리계층에서는 수신된 데이터열에서 동기를 획득하는 과정이 필요하다. 기가비트 이더넷에서는 PMA에서 PCS로 데이터열을 전송할 때 62.5MHz 두 개의 클럭에 맞추어 교대로 보내는 절차를 표준안으로 채택하고 있기 때문에 수신된 데이터열을 처리하기 위한 125MHz 클럭을 생성해내는 PLL이 필요하다. 그러나 PLL은 구현하기가 어렵다. 다른 대안들로는 FIFO를 활용하는 방법과 62.5MHz 클럭을 이용한 이중 데이터열 처리 방법 등이 있다. FIFO를 이용한 방법에서는 오버플로우가 발생할 수 있으며, 이중 데이터열 처리 방법에서는 표준안과 다른 별도의 수신부 설계가 필요하다. 본 논문에서는 언급한 방법들을 사용하지 않으면서도 표준안을 따르며 비용 효과적인 하나의 방안으로 송신부 클럭에 수신된 데이터열을 재정렬 시킬 수 있는 DSM(Divide-Select-Merge) 방법을 제안한다.