• Clean Technology
• /
• v.17 no.2
• /
• pp.103-109
• /
• 2011

The process optimization was carried out to improve the throwing power (TP) and the thickness uniformity of the electroless copper (Cu) plating, which plays a seed layer for the subsequent electroplating. The DOE (design of experiment) was employed to screen key factors out of all available operation parameters to influence the TP and thickness uniformity the most. It turned out that higher Cu ion concentration and lower plating temperature are advantageous to accomplish uniform via filling and they are accounted for based on the surface reactivity. To visualize what occurred experimentally and evaluate the phenomena qualitatively, the kinetic Monte Carlo (MC) simulation was introduced. The combination of neatly designed experiments by DOE and supporting theoretical simulation is believed to be inspiring in solving similar kinds of problems in the relevant field.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.11a
• /
• pp.75-75
• /
• 2012

전기도금 공정에서 분극곡선은 도금액의 전기화학적 특성을 나타낸다. 도금 실험에서는 도금액의 특성 및 실험 계획수립을 위해 필요하고, 도금 계산에서는 시뮬레이션의 경계조건으로 사용되기 때문에 분극곡선 측정은 실험 및 계산에 앞서서 수행되는 중요 과정이다. 이러한 분극곡선 측정을 실험으로 얻는 대신 CFD(Computational Fluid Dynamics) 해석을 통하여 계산으로 분극곡선을 얻는 방법을 시도하였고, 이 때 회전속도를 변수로 하여 유동과 분극곡선 사이의 관계를 분석하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.11a
• /
• pp.136-136
• /
• 2012

Cu 박막이 pyrophosphate baths로부터 전기도금공정에 의해 제조되었으며, 전류밀도 및 도금온도가 Cu 박막의 특성에 미치는 영향을 조사하였다. 전류 밀도 및 도금온도 모두 전류효율, 잔류응력, 표면형상, 미세조직에 상당한 영향을 미쳤음을 알 수 있었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.11a
• /
• pp.153-153
• /
• 2012

금은 양호한 전기적 특성 및 높은 연성과 퍼짐성을 갖고, 화학적 안정성도 우수하기 때문에 전자부품의 배선재료, 접점재료뿐만 아니라 우주왕복선의 박막 방어막으로도 사용되고 있다. 도금두께 제어가 우수하고, 수조의 관리가 용이하기 때문에 오래전부터 인쇄회로기판 분야에서도 최종표면처리(Surface Finish)에 적용되고 있다. 최근 전자부품이 다시 고밀도화가 추진되고, 미세 배선회로가 증가함에 따라 무전해 도금 보다 균일전착 막을 얻을 수 있는 전해금 도금공정이 요구되고 있다.

• Clean Technology
• /
• v.19 no.2
• /
• pp.84-89
• /
• 2013

The running blots between patterns during electroless nickel electroless palladium immersion gold (ENEPIG) surface finish of printed circuit board (PCB) are investigated and a proper solution is presented. Computational chemistry is first employed to understand the process and experiments are then designed to verify the proposed ideas. A $PdCl_2$ activator which has relatively weak chemical bonding to the epoxy resin is introduced to prevent the formation of palladium seeds on the epoxy resin and a couple of operational measures such as increasing HCl concentration and lowering the temperature of Pd activation process are executed to prevent a further hydrolysis of $PdCl_2$ to more stable $Pd(OH)_2$ in aqueous solution. Computational chemistry provides thermodynamic backgrounds for experiments and their results. This combined approach is expected to be very useful in the research of relevant processes.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.05a
• /
• pp.144-144
• /
• 2009

본 논문에서는 6가 크롬 도금의 대체 기술 중 하나인 3가 크롬 도금 공정 기술 개발에 있어 도금 소지인 Mg 합금에 온도, 전류 밀도 등의 도금 조건을 변경하여 도금 층의 두께와 형상, 미세조직 등을 분석, 최적의 도금 조건을 확인하였다. 또한 3가 크롬도금의 실 부품 적용 가능성을 검토하기 위해 상용 프로그램인 Solidworks와 Elsyca Platingmaster를 이용, 3D Hull Cell test를 전산 모사하고 실제 Hull Cell 도금과 비교 분석 하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.05a
• /
• pp.134-134
• /
• 2012

패키징용 PCB를 비롯한 대부분의 PCB는 동박을 소재로 사용하게 된다. 패키징용 PCB를 중심으로 한 PCB의 협피치화에 대응하기 위해서 전해동박의 저조도화, 박형화에 대한 필요성이 증대되고 있다. 동박의 제조공정은 드럼상에 Cu를 도금하는 공정(EM 공정), 표면에 조도를 부여하고 내열, 방청성 등을 부여하는 공정(TM공정), 절단하는 공정(SM공정)으로 이루어진다. 동박의 저조도화를 위해서는 EM 및 TM공정의 첨가제 개발 및 저조도 도금 공정 개발이 필요하다. 박형화를 위해서는 얇은 두께에서도 핸들링이 가능하도록 동박의 강도를 높이거나 제조공정을 개선하는 연구가 필요하다. 본 발표에서는 이러한 전해동박의 제조공정을 소개하고 협피치화 대응을 비롯한 전해동박의 개발 방향에 대해서 소개하고자 한다.

• Korean Journal of Materials Research
• /
• v.5 no.7
• /
• pp.794-801
• /
• 1995

To connect the driver IC and Al coated glass, a method has been developed to plate electrolessly Ni on Al/PR system. It Is necessary to pretreat Al to remove oxide film before plating. In order to find pretreatment process which does not damage photoresist or glass, alkaline and fluoride zincate process have been investigated. Because photoresist and aluminum thin film can easily dissolve in alkaline solution, it is considered that the fluoride zincate process was a suitable one. After immersion in the zincate solution containing 1.5 g/$\ell$ ammonium bifluoride and 100 g/$\ell$ zinc sulfate, electroless nickel plating could be performed. The additive in the zincate solution and thiourea in the plating solution increased smoothness of the plated surface. Acld dip could improve the uniformit of the surface.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2002.11a
• /
• pp.7-12
• /
• 2002

반도체 공정에서 구리(Cu) 배선의 미세구조와 신뢰성에 대해 연구하였는데, 특히 CVD Cu와 전기도금 Cu를 사용하여 신뢰성에 대한 texture와 결정 구조의 영향을 연구하였다 CVD Cu의 경우 여러 가지 시드층(seed layer)을 사용함으로서, 결정입자의 크기는 비슷하지만 texture가 전혀 다른 Cu 박막을 얻을 수 있었는데, 신뢰성 검사결과 (111) texture를 가진 Cu 배선의 수명이 (200) texture를 가진 Cu 배선의 수명보다 약 4배 가량 길게 나왔다. 전기도금 Cu 박막의 경우 항상 (111) texture를 갖고 있었으며 결정립의 크기도 CVD Cu의 것보다 더 컸다. Damascene 공법으로 회로 형성한 Cu 배선의 경우에도 전기도금 Cu의 결정립 크기가 CVD Cu의 것보다 더 크게 나타났으며, 신뢰성 검사결과 배선의 수명도 더 길게 나타났는데 그 차이는 0.4 $\mu\textrm{m}$ 이하의 미세선폭 영역에서 더욱 현저했다. 따라서 전기도금 Cu가 CVD Cu보다 신뢰성 측면에서 더 우수한 것으로 판명되었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.231-231
• /
• 2010

현재 Cu배선 제조공정에서 전해도금은 Damascene pattern의 Cu filling에 사용되고 있는데, 우수한 특성의 전해도금을 위해서는 step coverage가 우수한 Cu seed layer가 필수적이다. 현재까지 Cu seed layer를 형성하는 방법으로는 ionized physical vapor deposition(I-PVD)이 사용되고 있는데, 22 nm 이후의 소자에서는 step coverage의 한계로 인해 완벽한 Cu filling 어려울 것으로 예상된다. 본 연구에서는 step coverage가 매우 우수한 atomic layer deposition(ALD) 방법으로 Cu seed layer를 증착하고 그 특성을 기존의 PVD 박막과 비교하였다. Ketoiminate 계열의 +2가 Cu 전구체와 $H_2$를 이용하여 ALD Cu 박막을 증착하였는데 exposure, 기판의 온도를 변화시키면서 기판별로 ALD Cu의 최적공정조건을 도출하였다. ALD Cu seed와 PVD Cu seed 위에 약 $1{\mu}m$의 Cu 박막을 전해도금한 후 박막의 두께, 비저항, 미세구조와 함께 pattern filling 특성을 비교하였다.