• Journal of the Korea Society of Computer and Information
• /
• v.4 no.1
• /
• pp.68-75
• /
• 1999

In this paper, we propose a Baysian method estimating system reliability which is more effective and precise than conventional methods using prior information. This technique estimates system reliabilities that an entire system and multiprocessing system is normally working in multiprocessor system and multiple port connected memory architecture. The reason is why internetwork with multiprocessor system is mainly connected as multiple bus structure, crossbar switching structure and multiport connected memory structure.

• Proceedings of the Korea Electromagnetic Engineering Society Conference
• /
• 2001.11a
• /
• pp.184-188
• /
• 2001

본 논문에서는 다중대역 피드를 위한 직교모드 변환기를 설계하였다. 직교모드 변환기의 전체적인 모양은 사각 테이퍼진 형태이고, 18-20 GHz 에서 우원 편파와 좌원편파를 발생시키기 위해 테이퍼 부분에 2개의 측면포트를 두고, 직선포트는 30-45 GHz의 광대역에서 -20dB 이하의 반사계수를 가지도록 설계하였다. 직선포트에서의 반사계수 특성을 향상시키기 위해서 측면포트에 얇은 격막을 삽입하였다. 전체적인 설계에 상용소프트웨어인 HFSS$^{R}$를 사용하였다.

• Journal of the Korean Institute of Telematics and Electronics S
• /
• v.36S no.4
• /
• pp.1-11
• /
• 1999

본 논문에서는 각 유니캐스트 셀이 세 번의 연속된 셀 읽기 싸이클마다 공유 버퍼에서 셀을 읽을 수 있고 멀티캐스트 셀은 마지막 읽기 싸이클에서 유니캐스트 셀을 읽기 위해 공유 버퍼가 사용되지 않을 경우에만 읽히도록 하는 공유 다중버퍼형 ATM 교환기를 제안한다. 유니캐스트 셀에 대한 HOL효과는 멀티캐스트 셀에 의해 영향을 받지 않으며, 유니캐스트 셀 뿐 아니라 멀티캐스트 셀도 각 출력 포트에서 읽힐 수 있는 기회가 생기므로 출력 포트의 이용율이 증가한다. 고정된 멀티캐스트 셀 비율에서, 제안된 방법은 제공부하가 1일 경우에도 98.9%의 수율을 보인다. 제안된 공유 다중 버퍼형 ATM교환기는 0.6㎛ single-poly triple metal CMOS 공정을 사용하여 설계되었다. 설계된 교환기는 8×8의 포트 크기를 가지며 STM-1의 대역폭 155.52Mbps를 각 포트에서 지원할 수 있도록 20MHz에서 동작한다.

• Journal of Advanced Navigation Technology
• /
• v.27 no.3
• /
• pp.306-313
• /
• 2023

Realistic and graphics-based virtual reality content is based on 360-degree videos, and viewport extraction through the viewer's intention or automatic recommendation function is essential. This paper designs a viewport extraction system based on multiple object tracking in 360-degree videos and proposes a parallel computing structure necessary for multiple viewport extraction. The viewport extraction process in 360-degree videos is parallelized by composing pixel-wise threads, through 3D spherical surface coordinate transformation from ERP coordinates and 2D coordinate transformation of 3D spherical surface coordinates within the viewport. The proposed structure evaluated the computation time for up to 30 viewport extraction processes in aerial 360-degree video sequences and confirmed up to 5240 times acceleration compared to the CPU-based computation time proportional to the number of viewports. When using high-speed I/O or memory buffers that can reduce ERP frame I/O time, viewport extraction time can be further accelerated by 7.82 times. The proposed parallelized viewport extraction structure can be applied to simultaneous multi-access services for 360-degree videos or virtual reality contents and video summarization services for individual users.

• Journal of KIISE:Computer Systems and Theory
• /
• v.27 no.9
• /
• pp.816-823
• /
• 2000

상위단계 합성에서 데이터 저장을 위한 메모리 할당 문제는 중요하게 다루어지는 영역의 하나이다. 이 논문에서는, 다중포트(multiport)메모리 할당 문제에 대한 새로운 방법을 제안한다. 문제의 복잡도를 줄이기 위해, 기존의 연구들은 요약하면, 두 단계의 과정으로 이루어지고 있다. 첫 번째 단계에서는 변수들을 몇 개씩 묶어서 하나의 메모리를 형성한다. (즉 메모리 최적화 문제를 푼다.) 두 번째 단계에서는 메모리들과 기능모듈들 간의 연결선을 최적화시킨다. (즉, 연결선 최적화 문제를 푼다) 이 경우 심각한 단점은 연결선의 비용을 최소화하는 데는 한계가 있다는 것이다. 다시 말해, 연결선의 비중이 점점 중요하게 되어지는 설계 추세에서 기존의 방법은 다중포트 메모리 사용을 통해 얻을 수 있는 연결선 최소화를 극대화하는데 한계가 있음을 뜻한다. 이를 극복하기 위해, 우리는 새로운 할당 방법을 제시한다. 구체적으로 먼저, 연결선 최소화를 해결하고, 그 다음에, 메모리 최적화를 시도한다. 또한 제안한 알고리즘은 연결선 최소화 과정 동안 다음 단계에서 결정될 메모리 비용도 적절히 고려한다. 우리는 다양한 실험을 통해, 우리의 제안한 방법이 기존의 연구보다 상당히 효율적인 것임을 보인다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.24 no.6A
• /
• pp.791-802
• /
• 1999

This paper introduces a wireless multimedia CDMA system using a simulcasting method and configuring multiple radio links between a user and radio ports. The CDMA system with multiple links can support seamless and soft handoffs as well as port-diversity effect. We propose two transmission power control algorithms for the multiple links which support the required service quality. We perform simulations for the capacity of the proposed system. In the simulations, a system with nine ports is configured and simulated. For the uplink, as the number of the multiple links increases, the capacity also increases and immediately approaches to the theoretical upper limit. It is shown that four radio links are enough to achieve the theoretical maximum capacity. On the other hand, for the downlink, though it has the merit of soft and seamless handoff in the wireless ATM system, the capacity rather decreases as the increase of the number of the links due to the severe multiple interferences.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.13 no.1
• /
• pp.53-59
• /
• 2002

In this paper, we present design results for an orthomode transducer(OMT) to be used in multi-band antenna feeds. The OMT is realized in the form of a tapered square waveguide, where 18-20 GHz ports are placed in the taper region normal to the waveguide axis, while 30-45 GHz ports are placed in line with the waveguide axis. The reflection coefficient of each port is designed to be less than 20 dB, while the isolation between ports are greater than 15 dB. Thin septa are placed in side ports to reduce the effect of side ports on the return loss of the in-line port. The commercial software HFSS？ is used to design the whole structure.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2013.05a
• /
• pp.623-625
• /
• 2013

This signal can be distributed using a single USB cable, computer, video, audio, USB, LAN, one USB multi-signal transmission system was designed and implemented. USB multi-signal transmission was implemented in order to convert a single DVI, audio, and multiple USB, LAN, USB signal converter modules. This USB DVI port supports up to 1920 * 1090 resolution. USB multi-signal transmission system by sending multiple signals into a single cable installation costs of the various cable and using the replication feature of the screen, will provide schools and institutes, etc., providing the convenience of the river, and the scalability of computer peripheral ports.

• Journal of KIISE:Computer Systems and Theory
• /
• v.28 no.4
• /
• pp.196-203
• /
• 2001

본 논문에서는 빠른 시간 내에 설계자의 요구사양을 만족하는 메모리를 자동으로 합성해주는 새로운 멀티포트 메모리 컴파일러를 제안하였다. 제안한 컴파일러의 장점은 하나의 메모리 코어 셀을 규칙적으로 배치, 확장하여 메모리를 합성하고, 동시에 합성된 메모리내의 임계경로만을 추출하여 빠르게 검증할 수 있다는 것이다. 또한, 레이아웃 상에서의 전원선 공유 등의 기법으로 메모리의 성능을 향상시킬 수 있도록 하였다. 본 컴파일러를 사용하여 0.25$\mu\textrm{m}$ CMOS 1-poly, 2-metal 공정에서 최대 8개의 쓰기 포트, 16개의 읽기 포트, 64워드, 256비트 사이의 여러 가지 멀티포트 메모리를 자동 합성하였다. 합성 결과 메모리의 성능 및 면적 면에서 만족할 만한 결과를 얻었으며, 레이아웃 전체에서의 시뮬레이션 시간보다 10배정도 빠른 시간 내에 동작을 정확히 검증하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.26 no.12C
• /
• pp.261-267
• /
• 2001

This paper presents the architecture of multiple-queue manager for input-queued switch, which has arbitration latency, and the design of the chip. The proposed architecture of multiple-queue manager provides wire-speed routing with a pipelined buffer management, and the tolerance of requests and grants data transmission latency between the input queue manager and central arbiter using a new request control method, which is based on a high-speed shifter. The multiple-input-queue manager has been implemented in a field programmable gate array chip, which provides OC-48c port speed. It enhances the maximum throughput of the input queuing switch up to 98.6% with 128-cell shared input buffer in 16$\times$16 switch size.