Journal of KIISE:Computer Systems and Theory (한국정보과학회논문지:시스템및이론)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

Multiport Memory Compiler using Single Core Cell Expansion

단일 코어 셀 확장을 이용한 다중포트 메모리 컴파일러

  • Kim, Seon-Gwon (Semiconductor Business Part, Samsung Electronics Corporation) ;
  • Lee, Yong-Jin (Semiconductor Business Part, Samsung Electronics Corporation) ;
  • Gwon, Seong-Hun (Dept. of Electronic Engineering, Hanyang University) ;
  • Kim, Won-Jong (Electronics and Telecommunications Research Institute) ;
  • Sin, Hyeon-Cheol (Dept. of Electronic Engineering, Hanyang University)
  • Published : 2001.04.01
Download PDF
⟨ Previous Next ⟩

Abstract

본 논문에서는 빠른 시간 내에 설계자의 요구사양을 만족하는 메모리를 자동으로 합성해주는 새로운 멀티포트 메모리 컴파일러를 제안하였다. 제안한 컴파일러의 장점은 하나의 메모리 코어 셀을 규칙적으로 배치, 확장하여 메모리를 합성하고, 동시에 합성된 메모리내의 임계경로만을 추출하여 빠르게 검증할 수 있다는 것이다. 또한, 레이아웃 상에서의 전원선 공유 등의 기법으로 메모리의 성능을 향상시킬 수 있도록 하였다. 본 컴파일러를 사용하여 0.25$\mu\textrm{m}$ CMOS 1-poly, 2-metal 공정에서 최대 8개의 쓰기 포트, 16개의 읽기 포트, 64워드, 256비트 사이의 여러 가지 멀티포트 메모리를 자동 합성하였다. 합성 결과 메모리의 성능 및 면적 면에서 만족할 만한 결과를 얻었으며, 레이아웃 전체에서의 시뮬레이션 시간보다 10배정도 빠른 시간 내에 동작을 정확히 검증하였다.

Keywords

References

  1. Dongha Park and Hyunchul Shin, 'Partitioning for Minimal Memory in' Hardware-Software Codesign,' IEEE Proc. of the ISCAS, vol. 4, pp.648-651, May. 1996 https://doi.org/10.1109/ISCAS.1996.542107
  2. Hirofumi Shinohara, Noriaki Matsumoto, Kumiko Fujimori and Shuichi Kato, 'A Flexible Multi-Port Compiler for Datapath,' IEEE Custom Integrated Circuits Conference, 16.5.1-16.5.4 1990 https://doi.org/10.1109/CICC.1990.124754
  3. Kuang-Pin Tsao, Nick Zhu and Tung Pham, 'A High performance Memory compiler for Multi-Port RAMs,' Proceedings of IEEE ASIC Conference and exhibit, p3-6.1~p3-6.4 1990 https://doi.org/10.1109/ASIC.1990.186109
  4. Ajay Chandna, C.David Kibler, Richard B.Brown, Mark Roberts, Karem A.Sakallah, 'The Aurora RAM Compiler,' 32 Design Automation Conference, pp.261-266, 1995 https://doi.org/10.1109/DAC.1995.250101
  5. 김정범, 권오형, 홍성제, 'ASIC 용 메모리 컴파일러 설계', 대한 전자공학회, vol.35 No.8, August 1998
  6. Cristina Silvano, Giancarlo Sada, Laura Populin, 'Ramgen:. A Dual Port Static RAM Embedded SRAM Compiler,' IEEE Journal of Solid-State Circuits, vol. 27,. No. 3, March 1992
  7. Tim Dao and Frank J.Svejda, 'A Dual-Port SRAM Compiler for 0.8 ${\mu}m$ 100K BiCMOS Gate Arrays,' IEEE Customer Integrated Circuits Conference, pp. 22.4.1-22.4.3, 1991 https://doi.org/10.1109/CICC.1991.164066
  8. Creigton Asato, Robert Montoye, John Gmuender, E. Wade Simmons, Atsushilke, John Zasio, 'A 14-port 3.8ns 116-Word 64b Read-Renaming Register File,' IEEE International Solid-State Circuits Conference, pp. 104-105, 1995 https://doi.org/10.1109/ISSCC.1995.535449
  9. Wei Hwang, Rajiv V. Joshi and Walter H. Henkels 'A 500-MHz, 32-Word x 64-Bit, Eight-Port Self-Resetting CMOS Register File,' IEEE J. Solid State Circuits, vol. 34, No. 1, January 1999 https://doi.org/10.1109/4.736656
  10. Ashish Karandikar and Keshab K.Parhi 'Low Power SRAM Design using Hierarchical Divided Bit-Line Approach,' International Conference on Computer Design, October 1998 https://doi.org/10.1109/ICCD.1998.727027
  11. James S. Caravella 'A Low Voltage SRAM For Embedded Applications,' IEEE J. Solid State Circuits, vol. 32, NO. 3, March 1997 https://doi.org/10.1109/4.557643
  12. Bryan T. Preas, et al. Physical Design Automation of VLSI Systems. The Benjamin/Cummings Publishing Company, Inc., California, 1988